Kit di sviluppo/programmatore CPLD Atmel ATF15xx-DK3
Introduzione
Il kit di sviluppo/programmatore CPLD (Complex Programmable Logic Device) Atmel® ATF15xx-DK3 è un sistema di sviluppo completo e un programmatore ISP (In-System Programming) per la famiglia Atmel ATF15xx di CPLD compatibili con pin standard del settore con funzionalità Logic Doubling®. Questo kit fornisce ai progettisti un modo molto rapido e semplice per sviluppare prototipi e valutare nuovi progetti con un CPLD ISP ATF15xx. La famiglia ATF15xx di CPLD ISP include i CPLD Atmel ATF15xxAS, ATF15xxASL, ATF15xxASV e ATF15xxASVL. Con la disponibilità delle diverse schede adattatore socket per supportare la maggior parte dei tipi di package(1) offerti nella famiglia ATF15xx di CPLD ISP, questo kit può essere utilizzato come programmatore ISP per programmare i CPLD ISP ATF15xx nella maggior parte dei tipi di package disponibili (1) attraverso lo standard di settore JTAG interfaccia (IEEE 1149.1).
Contenuto del kit
- Scheda di sviluppo/programmatore Atmel CPLD (codice: ATF15xx-DK3)
- Scheda adattatore presa TQFP a 44 pin Atmel (codice articolo: ATF15xx-DK3-SAA44)(2)
- Atmel ATF15xx basato su LPT JTAG Cavo di download ISP (N/P: ATDH1150VPC)
- Due Atmel TQFP S a 44 pinample Dispositivi
Supporto del dispositivo
Il kit di sviluppo/programmazione CPLD ATF15xx-DK3 supporta i seguenti dispositivi in tutti i livelli di velocità e i pacchetti Atmel attualmente disponibili (eccetto 100-PQFP):
- ATF1502AS/ASL
- ATF1504AS/ASL
- ATF1508ASV/ASVL
- ATF1502ASV
- ATF1504ASV/ASVL
- ATF1508AS/ASL
- La scheda adattatore presa non è disponibile per il PQFP a 100 pin.
- In questo kit è inclusa solo la scheda adattatore socket TQFP a 44 pin. Altri adattatori per prese sono venduti separatamente. Vedere la sezione "Descrizione dell'hardware" per ulteriori informazioni sui codici di ordinazione della scheda dell'adattatore presa
Caratteristiche del kit
Consiglio di sviluppo/programmatore CPLD
- J . a 10 pinTAG-Porta ISP
- Circuiti di alimentazione regolati per fonte di alimentazione 9VDC
- Selezionabile 5V, 3.3V, 2.5V o 1.8VI/O Voltage Fornitura
- Selezionabile 1.8V, 3.3V o 5.0V Core Voltage Fornitura
- Scheda adattatore presa TQFP a 44 pin
- Intestazioni per i pin I/O del dispositivo ATF15xx
- Oscillatore a cristallo da 2 MHz
- Quattro display LED a 7 segmenti
- Otto singoli LED
- Otto interruttori a pulsante
- Interruttori a pulsante Global Clear e Output Enable
- Ponticelli di misurazione della corrente
Logic Doubling CPLD
ATF15xx ISP CPLD con Logic Doubling Architecture
- Cavo di download ISP ATF15xx
- Cavo di download ISP da 5 V, 3.3 V, 2.5 V o 1.8 V per la porta della stampante parallela del PC (LPT)
- Software di sviluppo PLD
- Gli strumenti software di sviluppo PLD Atmel sono disponibili online per l'uso da parte dei progettisti PLD dei CPLD ISP ATF15xx. Si prega di fare riferimento a Overview documento, “PLD
- Software di progettazione finitoview" disponibile a:
- http://www.atmel.com/images/atmel-3629-pld-design-software-overview.pdf
Requisiti di sistema
- L'hardware e il software minimi richiesti per programmare un dispositivo CPLD ISP ATF15xx progettato utilizzando il software Atmel ProChip Designer sulla scheda di sviluppo/programmazione CPLD tramite Atmel ATMISP v6.x (software ATF15xx CPLD ISP) sono:
- Computer basato su microprocessore x86
- Windows XP®, Windows® 98, Windows NT® 4.0 o Windows 2000
- 128 MB di RAM
- 500 MB di spazio libero su disco rigido
- Mouse supportato da Windows
- Porta stampante parallela (LPT) disponibile
- Alimentazione 9VDC con 500mA di corrente di alimentazione
- Monitor SVGA (risoluzione 800 x 600)
Informazioni per l'ordinazione
| Numero parte Atmel | Descrizione |
| ATF15xx-DK3 | Kit di sviluppo/programmatore CPLD (include ATF15xxDK3-SAA44*) |
| ATF15xxDK3-SAA100 | Scheda adattatore socket TQFP a 100 pin per scheda DK3 |
| ATF15xxDK3-SAJ44 | Scheda adattatore presa PLCC a 44 pin per scheda DK3 |
| ATF15xxDK3-SAJ84 | Scheda adattatore presa PLCC a 84 pin per scheda DK3 |
| ATF15xxDK3-SAA44* | Scheda adattatore socket TQFP a 44 pin per scheda DK3 |
Descrizione hardware
Consiglio di sviluppo/programmatore CPLD
- Le schede di sviluppo/programmazione CPLD e adattatori socket mostrate nella figura seguente contengono funzioni utili per lo sviluppo, la creazione di prototipi o la valutazione
- Design CPLD ATF15xx. Caratteristiche che lo rendono un kit di avvio/sviluppo molto versatile e un programmatore ISP per la famiglia ATF15xx di JTAG-I CPLD ISP includono:
- Interruttori a pulsante
- LED
- Display a 7 segmenti
- Oscillatore a cristallo da 2 MHz
- Selettore VCCIO da 5 V, 3.3 V, 2.5 V o 1.8 V
- Selettore VCCINT da 1.8 V, 3.3 V o 5.0 V
- JTAG Porta dell'ISP
- Adattatori per prese
- Display a 7 segmenti con ponticelli selezionabili
- La scheda di sviluppo/programmazione CPLD contiene quattro display a 7 segmenti che consentono l'osservazione delle uscite CPLD ATF15xx. Questi quattro display sono etichettati come DSP1, DSP2, DSP3 e DSP4. I display a 7 segmenti hanno LED ad anodo comune con le linee anodi comuni collegate al VCCIO (I/O supply voltage per il CPLD) attraverso una serie di resistori con ponticelli selezionabili etichettati come JPDSP1, JPDSP2, JPDSP3 e JPDSP4. Questi ponticelli possono essere rimossi per
disabilitare i display scollegando il VCCIO dai display. Le singole linee catodiche sono collegate ai pin I/O del CPLD ATF15xx sul CPLD - Kit di sviluppo/programmatore. Per attivare un particolare segmento, compreso il DOT di un display, il corrispondente pin I/O ATF15xx collegato a questo segmento LED deve trovarsi in uno stato logico basso con il corrispondente set di ponticelli selezionabili; pertanto, le uscite del dispositivo ATF15xx richiederanno la configurazione per uscite attive basse nel progetto file. I display funzionano meglio a 2.5 V VCCIO o superiore.
- Ciascun segmento di ciascun display è cablato a un pin I/O specifico del dispositivo ATF15xx. Per i dispositivi con numero di pin superiore (100 pin e superiori), tutti e sette i segmenti e i segmenti DOT dei quattro display sono collegati ai pin I/O; tuttavia, per i dispositivi con numero di pin inferiore, solo un sottoinsieme dei display, il primo e il quarto display, sono collegati ai pin I/O del dispositivo ATF15xx. Le tabelle 1 e 2 mostrano i collegamenti del pacchetto display a 7 segmenti al dispositivo ATF15xx. Lo schema elettrico dei display e dei ponticelli è mostrato nella figura sottostante.
Figura 2. Schema elettrico del display a 7 segmenti e dei ponticelli
Tabella 1.Connessioni ATF15xx a 44 pin per display a 7 segmenti
| TQFP a 44 pin | |||
| DSP/segmento | Perno PLD | DSP/segmento | Perno PLD |
| 1/A | 27 | 3/A | NC |
| 1/B | 33 | 3/B | NC |
| 1/C | 30 | 3/C | NC |
| 1/Giorno | 21 | 3/Giorno | NC |
| 1 / E | 18 | 3 / E | NC |
| 1 / F | 23 | 3 / F | NC |
| 1 / G | 20 | 3 / G | NC |
| 1/PUNTO | 31 | 3/PUNTO | NC |
| 2/A | NC | 4/A | 3 |
| 2/B | NC | 4/B | 10 |
| 2/C | NC | 4/C | 6 |
| 2/Giorno | NC | 4/Giorno | 43 |
| 2 / E | NC | 4 / E | 35 |
| 2 / F | NC | 4 / F | 42 |
| 2 / G | NC | 4 / G | 34 |
| 2/PUNTO | NC | 4/PUNTO | 11 |
| PLC a 44 pin | |||
| DSP/segmento | Perno PLD | DSP/segmento | Perno PLD |
| 1/A | 33 | 3/A | NC |
| 1/B | 39 | 3/B | NC |
| 1/C | 36 | 3/C | NC |
| 1/Giorno | 27 | 3/Giorno | NC |
| 1 / E | 24 | 3 / E | NC |
| 1 / F | 29 | 3 / F | NC |
| 1 / G | 26 | 3 / G | NC |
| 1/PUNTO | 37 | 3/PUNTO | NC |
| 2/A | NC | 4/A | 9 |
| 2/B | NC | 4/B | 16 |
| 2/C | NC | 4/C | 12 |
| 2/Giorno | NC | 4/Giorno | 5 |
| 2 / E | NC | 4 / E | 41 |
| 2 / F | NC | 4 / F | 4 |
| 2 / G | NC | 4 / G | 40 |
| 2/PUNTO | NC | 4/PUNTO | 17 |
Tabella 2. Connessioni ATF15xx a 84 pin e 100 pin ai display a 7 segmenti
| PLC a 84 pin | |||
| DSP/segmento | Perno PLD | DSP/segmento | Perno PLD |
| 1/A | 68 | 3/A | 22 |
| 1/B | 74 | 3/B | 28 |
| 1/C | 70 | 3/C | 25 |
| 1/Giorno | 63 | 3/Giorno | 21 |
| 1 / E | 58 | 3 / E | 16 |
| 1 / F | 65 | 3 / F | 17 |
| 1 / G | 61 | 3 / G | 12 |
| 1/PUNTO | 73 | 3/PUNTO | 29 |
| 2/A | 52 | 4/A | 5 |
| 2/B | 57 | 4/B | 10 |
| 2/C | 55 | 4/C | 8 |
| 2/Giorno | 48 | 4/Giorno | 79 |
| 2 / E | 41 | 4 / E | 76 |
| 2 / F | 50 | 4 / F | 77 |
| 2 / G | 45 | 4 / G | 75 |
| 2/PUNTO | 50 | 4/PUNTO | 11 |
| TQFP a 100 pin | |||
| DSP/segmento | Perno PLD | DSP/segmento | Perno PLD |
| 1/A | 67 | 3/A | 13 |
| 1/B | 71 | 3/B | 19 |
| 1/C | 69 | 3/C | 16 |
| 1/Giorno | 61 | 3/Giorno | 8 |
| 1 / E | 57 | 3 / E | 83 |
| 1 / F | 64 | 3 / F | 6 |
| 1 / G | 60 | 3 / G | 92 |
| 1/PUNTO | 75 | 3/PUNTO | 20 |
| 2/A | 52 | 4/A | 100 |
| 2/B | 54 | 4/B | 94 |
| 2/C | 47 | 4/C | 97 |
| 2/Giorno | 41 | 4/Giorno | 81 |
| 2 / E | 46 | 4 / E | 76 |
| 2 / F | 40 | 4 / F | 80 |
| 2 / G | 45 | 4 / G | 79 |
| 2/PUNTO | 56 | 4/PUNTO | 93 |
LED con ponticelli selezionabili
La scheda di sviluppo/programmazione CPLD dispone di otto singoli LED, che consentono ai progettisti di visualizzare i segnali di uscita dagli I/O utente dei dispositivi ATF15xx. Questi otto LED sono etichettati da LED1 a LED8 sulla scheda di sviluppo/programmazione CPLD. Il catodo di ciascun LED è collegato a terra (GND) tramite un resistore in serie, mentre l'anodo di ciascun LED è collegato a un pin I/O utente del CPLD tramite JPL1/2/3/4/5/6/7 /8 ponticello selezionabile. Questi ponticelli possono essere rimossi per disabilitare i LED scollegando gli anodi dei LED ai pin I/O del CPLD. La figura sottostante illustra lo schema elettrico dei LED con i jumper di selezione.
Per accendere un particolare LED, il pin I/O ATF15xx corrispondente collegato al LED deve trovarsi in uno stato logico alto con il set di ponticelli corrispondente; pertanto, le uscite del dispositivo ATF15xx dovranno essere configurate come uscite alte attive. I LED funzionano meglio a 2.5 V VCCIO o superiore.
I dispositivi con numero di pin inferiore (44 pin) hanno solo quattro I/O collegati a LED1/2/3/4. Per i dispositivi con numero di pin più elevato (100 pin e superiori), tutti gli otto LED sono collegati agli I/O del dispositivo. La Tabella 3 mostra le diverse connessioni del pacchetto degli I/O CPLD ai LED.
Tabella 3. Connessioni ATF15xx ai LED
| TQFP a 44 pin | |
| GUIDATO | Perno PLD |
| LED1 | 28 |
| LED2 | 25 |
| LED3 | 22 |
| LED4 | 19 |
| PLC a 44 pin | |
| GUIDATO | Perno PLD |
| LED1 | 34 |
| LED2 | 31 |
| LED3 | 28 |
| LED4 | 25 |
| PLC a 84 pin | |
| GUIDATO | Perno PLD |
| LED1 | 69 |
| LED2 | 67 |
| LED3 | 64 |
| LED4 | 60 |
| LED5 | 27 |
| LED6 | 24 |
| LED7 | 18 |
| LED8 | 15 |
| TQFP a 100 pin | |
| GUIDATO | Perno PLD |
| LED1 | 68 |
| LED2 | 65 |
| LED3 | 63 |
| LED4 | 58 |
| LED5 | 17 |
| LED6 | 14 |
| LED7 | 10 |
| LED8 | 9 |
Interruttori a pulsante con ponticelli selezionabili per pin I/O
- La scheda di sviluppo/programmazione CPLD contiene otto interruttori a pulsante, che sono collegati ai pin I/O del CPLD. Gli switch inviano segnali logici di ingresso ai pin I/O utente del dispositivo ATF15xx. Questi interruttori sono etichettati da SW1 a SW8 sullo sviluppo/programmatore CPLD
Asse. Un'estremità di ciascun interruttore a pulsante di ingresso è collegata a VCCIO, mentre l'altra estremità di ciascun interruttore a pulsante è collegata a un resistore pull-down e quindi collegata allo specifico pin I/O del CPLD tramite JPS1/2 /3/4/5/6/7/8 ponticello selezionabile. - Se uno qualsiasi di questi interruttori viene premuto e il ponticello corrispondente viene impostato, il pin I/O specifico del dispositivo verrà portato a uno stato logico alto dall'uscita del circuito dell'interruttore. Poiché ogni interruttore a pulsante è collegato anche a un resistore pull-down, l'ingresso avrà uno stato logico basso se l'interruttore non viene premuto con il set di ponticelli corrispondente. Se il ponticello del pulsante non è impostato, il pin corrispondente verrà trattato come un pin non connesso. La Figura 4 è uno schema circuitale dell'interruttore a pulsante e del ponticello selezionabile. La Tabella 4 mostra le connessioni di questi otto interruttori a pulsante ai pin I/O CPLD nei diversi tipi di contenitore.
Tabella 4. Connessioni ATF15xx agli interruttori pin I/O
| TQFP a 44 pin | |
| Premere il pulsante | Perno PLD |
| SW1 | 15 |
| SW2 | 14 |
| SW3 | 13 |
| SW4 | 12 |
| SW5 | 8 |
| SW6 | 5 |
| SW7 | 2 |
| SW8 | 44 |
| PLC a 44 pin | |
| Premere il pulsante | Perno PLD |
| SW1 | 21 |
| SW2 | 20 |
| SW3 | 19 |
| SW4 | 18 |
| SW5 | 14 |
| SW6 | 11 |
| SW7 | 8 |
| SW8 | 6 |
| PLC a 84 pin | |
| Premere il pulsante | Perno PLD |
| SW1 | 54 |
| SW2 | 51 |
| SW3 | 49 |
| SW4 | 44 |
| SW5 | 9 |
| SW6 | 6 |
| SW7 | 4 |
| SW8 | 80 |
| TQFP a 100 pin | |
| Premere il pulsante | Perno PLD |
| SW1 | 48 |
| SW2 | 36 |
| SW3 | 44 |
| SW4 | 37 |
| SW5 | 96 |
| SW6 | 98 |
| SW7 | 84 |
| SW8 | 99 |
Interruttori a pulsante con ponticelli selezionabili per pin GCLR e OE1
La scheda di sviluppo/programmazione CPLD contiene due interruttori a pulsante per i pin Global Clear (GCLR) e Output Enable (OE1) del CPLD. Gli interruttori controllano gli stati logici degli ingressi OE1 e GCLR dei dispositivi ATF15xx. Questi interruttori sono etichettati SW-GCLR e SW-GOE1 sulla scheda. Un'estremità dell'interruttore a pulsante di ingresso SW-GCLR è collegata a GND. L'altra estremità di
l'interruttore a pulsante è collegato a un resistore di pull-up a VCCIO e quindi collegato al pin di ingresso dedicato GCLR del dispositivo ATF15xx. È concepito per essere utilizzato come segnale di ripristino attivo basso per ripristinare i registri nel dispositivo ATF15xx con il set di ponticelli selezionabili JPGCLR. Allo stesso modo, un'estremità dell'interruttore a pulsante di ingresso SW-GOE1 è collegata a GND. L'altra estremità dell'interruttore a pulsante
è collegato a un resistore di pull-up a VCCIO e quindi collegato al pin di ingresso dedicato OE1 del dispositivo ATF15xx. È destinato all'uso come segnale di abilitazione dell'uscita attivo-basso per controllare l'abilitazione/disabilitazione dei buffer di uscita a tre stati nell'ATF15xx con il set di ponticelli selezionabili JPGOE. La Figura 5 è lo schema elettrico degli interruttori a pulsante e dei ponticelli per i pin GCLR e OE1.
Se si preme uno di questi interruttori a pulsante e si imposta il ponticello corrispondente, l'I/O specifico del CPLD verrà portato a uno stato logico basso. Poiché ogni pulsante è collegato anche a un resistore di pull-up, l'ingresso CPLD corrispondente avrà uno stato logico alto se l'interruttore a pulsante non viene premuto con il corrispondente set di ponticelli selezionabili. Se il ponticello selezionabile non è impostato, il corrispondente pin di ingresso dedicato del CPLD può essere considerato un pin No Connect (NC). La tabella 5 mostra i numeri dei pin dei pin di ingresso dedicati GCLR e OE1 dei dispositivi ATF15xx in tutti i tipi di package disponibili.
Figura 5. Schema elettrico degli interruttori a pulsante e dei ponticelli selezionabili per GCLR e OE1
Tabella 5.Numeri dei pin di GCLR e OE1
| TQFP a 44 pin | PLC a 44 pin | PLC a 84 pin | TQFP a 100 pin | |
| GLLR | 39 | 1 | 1 | 89 |
| OE1 | 38 | 44 | 84 | 88 |
Ponticello di selezione dell'oscillatore e del clock da 2 MHz
Il ponticello di selezione del clock etichettato JP-GCLK sulla scheda di sviluppo/programmazione CPLD è un ponticello a due posizioni che consente agli utenti di selezionare quale pin di ingresso dedicato GCLK (GCLK1 o GCLK2) del dispositivo ATF15xx deve essere collegato all'uscita del Oscillatore 2MHz. Inoltre, il ponticello può essere rimosso per consentire il collegamento di una sorgente di clock esterna a GCLK1 e/o GCLK2 del dispositivo ATF15xx. La figura 6 è un'illustrazione dello schema circuitale dell'oscillatore e del ponticello di selezione. La Tabella 6 mostra i numeri dei pin per i pin di input dedicati GCLK1 e GCLK2 del dispositivo ATF15xx in tutti i diversi tipi di package disponibili.
Se il ponticello GCLK1 è impostato, il ponticello sarà posizionato verso il lato della scheda. D'altra parte, se il jumper GCLK2 è impostato, il jumper sarà posizionato verso il centro della scheda.
Tabella 6.Numeri dei pin di GCLK1 e GCLK2
| TQFP a 44 pin | PLC a 44 pin | PLC a 84 pin | TQFP a 100 pin | |
| GCLK1 | 37 | 43 | 83 | 87 |
| GCLK2 | 40 | 2 | 2 | 90 |
VCCIO e VCCINT voltage Jumper di selezione e LED
- Il VCCIO e il VCCINT voltage I ponticelli di selezione, etichettati rispettivamente come selettore VCCIO e selettore VCCINT sul kit di sviluppo/programmazione ATF15xx-DK3, consentono la selezione dell'alimentazione I/O
- volumetage level (VCCIO) e core supply voltage level (VCCINT) utilizzati per il CPLD target sul kit. Una volta impostati correttamente questi ponticelli, i LED (denominati LED VCCINT e LED VCCIO) si accenderanno; tuttavia, a un volume di fornitura inferioretage livelli (ad es. 2.5 V o inferiori), i LED potrebbero essere molto deboli.
- Per i CPLD ATF15xxAS/ASL (5.0 V), entrambi i ponticelli del selettore VCCIO e VCCINT devono essere impostati su 5.0 V.
- Per i CPLD ATF15xxASV/ASVL (3.3 V), sia il selettore VCCIO che i ponticelli del selettore VCCINT devono essere impostati solo su 3.3 V.
- L'alimentazione del kit di sviluppo/programmatore CPLD deve essere disattivata quando si modifica la posizione del VCCIO o VCCINT Voltage Jumper di selezione (selettore VCCIO o selettore VCCINT).
- Ponticelli ICCIO e ICCINT
- I ponticelli ICCIO e ICCINT possono essere rimossi e utilizzati come punti di misurazione ICC. Quando i ponticelli vengono rimossi, i misuratori di corrente possono essere collegati ai pali per misurare il consumo di corrente del CPLD target. Quando gli utenti non utilizzano questi ponticelli per misurare la corrente, questi ponticelli devono essere impostati affinché il kit e il CPLD funzionino.
- Voltage Regolatori
- Due voltagI regolatori, etichettati VR1 e VR2, sono utilizzati per generare e regolare autonomamente il
- VCCINT e VCCIO voltages dall'alimentazione 9VDC. Per i dettagli, vedere lo schema del kit ATF15xx-DK3, Figura 12.
- Interruttore di alimentazione e LED di alimentazione
- L'interruttore di alimentazione, contrassegnato con POWER SWITCH, può essere commutato in posizione on o off, utilizzato rispettivamente per accendere o spegnere l'alimentazione della scheda ATF15xx-DK3. Permette il 9VDC voltage al jack dell'alimentatore per passare al voltage regolatori quando è in posizione on. Quando l'interruttore di alimentazione è acceso, il LED di alimentazione (etichettato POWER LED) si accenderà per indicare che il kit ATF15xx-DK3 è alimentato.
- Jack di alimentazione e connettore di alimentazione
- La scheda ATF15xx-DK3 contiene due diversi tipi di connettori di alimentazione etichettati JPower e JP Power. Uno di questi connettori di alimentazione può essere utilizzato per collegare una fonte di alimentazione da 9 V CC al kit. Il primo connettore di alimentazione etichettato JPower, è un jack di alimentazione cilindrico con un palo di 2.1 mm di diametro e si accoppia a una spina femmina da 2.1 mm (diametro interno) x 5.5 mm (diametro esterno). La seconda intestazione dell'alimentatore etichettata JP Power, è un'intestazione maschio da 4 "a 0.100 pin con montanti quadrati da 0.025". La disponibilità di questi due tipi di connettori di alimentazione consente agli utenti di scegliere il tipo di apparecchiatura di alimentazione da utilizzare per il kit di sviluppo/programmazione ATF15xx-DK3.
- Solo uno di questi due connettori di alimentazione deve essere alimentato con una sorgente a 9 V CC, ma non entrambi contemporaneamente.
- JTAG Connettore ISP e ponticello di selezione TDO
- Il JTAG Connettore ISP etichettato JTAG-IN, viene utilizzato per collegare l'ATF15xx JTAG pin della porta (TCK, TDI, TMS e TDO) tramite il cavo di download dell'ISP alla porta della stampante parallela (LPT) di un PC per JTAG Programmazione ISP del dispositivo ATF15xx. I connettori polarizzati vengono utilizzati sul cavo di download ATF15xx-DK3 e ISP per ridurre al minimo i problemi di connessione. L'etichetta PIN1 nella parte inferiore del JTAG Il connettore ISP indica la posizione del pin 1 dell'intestazione a 10 pin e riduce ulteriormente la possibilità di collegare il cavo di download ISP in modo errato.
- A sinistra del JTAG-IN, ci sono due colonne di vie, e sono etichettate JTAG-FUORI. Hanno lo scopo di consentire agli utenti di creare un JTAG daisy chain per eseguire JTAG operazioni su più dispositivi. Gli utenti dovranno saldare lo stesso tipo di connettore utilizzato per JTAG-IN nella JTAG-OUT per utilizzare questa funzione disponibile.
- Per creare un JTAG collegamento a margherita utilizzando più schede ATF15xx-DK3, il ponticello di selezione TDO, etichettato JP-TDO, deve essere impostato nella posizione appropriata. Per tutti i dispositivi nel collegamento a margherita, tranne l'ultimo dispositivo, questo ponticello deve essere impostato sulla posizione TO NEXT DEVICE. Per l'ultimo dispositivo della catena, questo ponticello deve essere impostato sulla posizione TO ISP CABLE. Quando questo jumper è nella posizione TO NEXT DEVICE, il TDO di quel particolare JTAG dispositivo sarà collegato al TDI del prossimo
- JTAG dispositivo nella catena. Quando questo ponticello è nella posizione TO ISP CABLE, il TDO di quel dispositivo sarà collegato al TDO del JTAG Connettore a 10 pin, che consentirà al segnale TDO di quel dispositivo nella catena di essere ritrasmesso al PC host con il software ISP. La figura seguente è uno schema elettrico del
- JTAG connettori e il jumper JP-TDO. La tabella seguente elenca i numeri dei pin dei quattro connettori JTAG pin per il dispositivo ATF15xx in tutti i pacchetti disponibili.
Per la configurazione di un singolo dispositivo, la posizione del jumper JP-TDO deve essere impostata su TO ISP CABLE.
Figura 7. Schema elettrico del JTAG Connettori ISP e ponticello TDO
- Tabella 7.Numeri dei pin di JTAG Segnali portuali
| TQFP a 44 pin | PLC a 44 pin | PLC a 84 pin | TQFP a 100 pin | |
| TDI | 1 | 7 | 14 | 4 |
| TDO | 32 | 38 | 71 | 73 |
| Stimolazione magnetica | 7 | 13 | 23 | 15 |
| TCK | 26 | 32 | 62 | 62 |
L'algoritmo ISP è controllato dal software ATMISP, che è in esecuzione sul PC. I quattro JTAG i segnali sono generati dalla porta LPT e sono bufferizzati dal cavo di download dell'ISP prima di entrare nel dispositivo ATF15xx sulla scheda di sviluppo/programmatore CPLD. Il JTAG La piedinatura dell'intestazione della porta sulla scheda di sviluppo/programmazione CPLD è illustrata nella Figura 8 e le dimensioni di questa J maschio a 10 pinTAG intestazione sono mostrati nella Figura 9.
Figura 8. J a 10 piediniTAG Piedinatura dell'intestazione della porta
- Il 10 pin JTAG Il pinout dell'intestazione della porta è compatibile con il cavo basato su porta LPT ATDH1150PC/VPC e il cavo basato su porta USB ATDH1150USB, nonché con Altera
- Cavi basati su porta ByteBlaster/MV/II LPT. Inoltre, il software ATMISP v6.7 consente l'utilizzo sia dell'Atmel
- ATDH1150PC/VPC/USB o il cavo ByteBlaster/MV/II per implementare l'ISP.
- ATMISP v7.0 supporta solo il cavo ATDH1150USB.
- Scheda adattatore presa
- Le schede adattatori socket di sviluppo/programmatore CPLD ATF15xx-DK3 (ATF15xx-DK3-XXXXX) sono schede di circuito che si interfacciano con la scheda di sviluppo/programmatore CPLD ATF15xx-DK3. Vengono utilizzati insieme alla scheda di sviluppo/programmazione CPLD ATF15xx-DK3 per valutare o programmare i dispositivi CPLD ISP ATF15xx in diversi tipi di package. Sono disponibili quattro schede adattatore socket per ATF15xx-DK3 che coprono 44-TQFP, 44-PLCC, 84-PLCC e 100-
- Tipi di pacchetto TQFP nella famiglia ATF15xx di CPLD.
- Ciascuna scheda adattatore per presa contiene una presa per il dispositivo ATF15xx e dispone di connettori maschio sul lato inferiore, etichettati JP1 e JP2. Le intestazioni sul lato inferiore si accoppiano con le intestazioni femmina sulla scheda ATF15xx-DK3, etichettate JP4 e JP3. I quattro display a 7 segmenti, gli interruttori a pulsante,
- JTAG i segnali di porta, l'oscillatore, VCCINT, VCCIO e GND sulla scheda di sviluppo/programmazione CPLD sono collegati al dispositivo ATF15xx sulla scheda adattatore socket tramite questi due set di connettori.
- Sulla parte superiore dell'adattatore per presa 44-TQFP sono presenti quattro connettori a 10 pin con le stesse dimensioni della JTAG Connettore dell'ISP. I pin di questi quattro connettori sono collegati ai pin di ingresso e I/O (tranne i quattro connettori JTAG pin) del dispositivo CPLD di destinazione. Possono essere utilizzati per connettersi a un oscilloscopio o un analizzatore logico per acquisire le attività dei pin di ingresso e I/O del CPLD. Possono anche essere utilizzati per collegare i pin di ingresso e I/O del CPLD ad altre schede o dispositivi esterni per la valutazione o il test a livello di sistema.
- Cavo di download ISP Atmel ATF15xx
- Il cavo di download ISP ATF15xx (P/N: ATDH1150VPC) collega la porta LPT del PC alla presa J a 10 pinTAG intestazione sulla scheda di sviluppo/programmatore CPLD o su una scheda di circuito personalizzata. Questo è mostrato nella Figura 10. Questo cavo ISP funge da buffer per il buffer JTAG segnali tra la porta LPT del PC e l'ATF15xx sulla scheda. Il LED di accensione sul retro dell'alloggiamento del connettore maschio a 25 pin indica che il cavo è collegato correttamente.
- Assicurarsi che questo LED sia acceso prima di utilizzare il software Atmel CPLD ISP (ATMISP).
- Questo cavo ISP è costituito da un connettore maschio a 25 pin (DB25), collegato alla porta LPT di un PC. La spina femmina a 10 pin si collega al connettore J maschio a 10 pinTAG intestazione sulla scheda del circuito ISP. La striscia di colore rosso sul cavo a nastro indica l'orientamento del pin 1 della presa femmina. Il maschio JTAG intestazione sul CPLD
- La scheda di sviluppo/programmatore è polarizzata per impedire agli utenti di inserire la spina femmina con l'orientamento errato.
- I kit di sviluppo/programmatore CPLD includono il cavo di download ISP ATF15xx
(ATDH1150VPC); tuttavia, è possibile utilizzare anche altri cavi ISP supportati. I cavi ATDH1150VPC, ATDH1150USB, ByteBlasterMV e ByteBlasterII possono essere utilizzati per i dispositivi ATF15xx/ASL (5V) e ATF15xxASV/ASVL (3.3V), mentre i vecchi cavi ATDH1150PC e ByteBlaster possono essere utilizzati per i dispositivi ATF15xxAS/ASL (5V) solo.
- La Figura 11 illustra la piedinatura dell'intestazione femmina a 10 pin per il cavo di download ISP ATF15xx. La piedinatura dell'intestazione maschio a 10 pin sulla scheda PC (se utilizzata per l'ISP) deve corrispondere a questa piedinatura.
- Nota: La scheda del circuito deve fornire VCC e GND al cavo ISP CPLD attraverso l'intestazione maschio a 10 pin.
Diagrammi schematici
Riferimenti e supporto
Per ulteriori riferimenti e supporto al software di progettazione PLD, documentazione come la guida file, esercitazioni, note applicative/brief e guide per l'utente sono disponibili all'indirizzo www.atmel.com.
Software di progettazione Atmel ProChip
Tabella 8. Riferimenti e supporto di ProChip Designer
| Progettista ProChip | Dal menu della finestra principale di ProChip... |
| Aiuto | Selezionare Aiuto > Aiuto del progettista di Prochip. |
| Esercitazioni | Selezionare Aiuto > Esercitazioni. |
| Problemi noti e soluzioni | Selezionare Aiuto > Review KPS. |
Software Atmel WinCUPL
Tabella 9. Riferimenti e supporto WinCUPL
| WinCUPL | Dal menu della finestra principale di WinCUPL... |
| Aiuto | Selezionare Aiuto > Contenuto. |
| Guida di riferimento per i programmatori CUPL | Selezionare Aiuto > Riferimento per i programmatori CUPL. |
| Esercitazioni | Selezionare Aiuto > Info Atmel > Tutorial1.pdf. |
| Problemi noti e soluzioni | Selezionare Aiuto > Info Atmel > CUPL_BUG.pdf. |
Software Atmel ATMISP
Tabella 10. Riferimenti e supporto ATMISP
| ATMISP | Dal menu della finestra principale di ATMISP... |
| Aiuto Files | Selezionare Aiuto > Aiuto dell'ISP. |
| Esercitazioni | Selezionare Aiuto > Esercitazione ATMISP. |
| Problemi noti e soluzioni | Utilizzando il browser Esplora risorse, individuare la cartella ATMISP e aprire il file Leggimi.txt file con un editor di testo ASCII. |
Software di conversione Atmel POF2JED
Tabella 11. Riferimenti e supporto POF2JED
| POF2JED | Dal menu della finestra principale di POF2JED... |
| Breve domanda di conversione ATF15xx | Selezionare Aiuto > Opzioni di conversione. |
Supporto tecnico
- Per il supporto tecnico su qualsiasi problema relativo a Atmel PLD, contattare l'Atmel PLD Applications Group all'indirizzo:
- E-mail pld@atmel.com
- Linea diretta (+1)Numero di telefono: 408-436-4333
- Modulo di supporto online http://support.atmel.com/bin/customer.exe
Cronologia delle revisioni
| Revisione | Data | Descrizione |
| 3605C | 06/2014 | Aggiorna gli schemi, i modelli, i loghi e la pagina del disclaimer. Aggiungi la sezione Cronologia revisioni. |
| 3605B | 05/2008 |
- Atmel Corporation 1600 Technology Drive, San Jose, CA 95110 USA T: (+1)(408) 441.0311 F: (+1)(408) 436.4200 | www.atmel.com
- © 2014 Atmel Corporation. / Rev.: Atmel-3605C-CPLD-ATF15xx-DK3-Development-Kit-UserGuide_062014.
- Atmel®, il logo Atmel e le relative combinazioni, Enabling Unlimited Possibilities e altri sono marchi o marchi registrati di Atmel Corporation negli Stati Uniti e
altri paesi. Altri termini e nomi di prodotti possono essere marchi di altri. - DISCLAIMER: Le informazioni contenute in questo documento sono fornite in relazione ai prodotti Atmel. Nessuna licenza, esplicita o implicita, per preclusione o altro, a qualsiasi diritto di proprietà intellettuale è concessa dal presente documento o in relazione alla vendita di prodotti Atmel.
- AD ECCEZIONE DI QUANTO STABILITO NEI TERMINI E CONDIZIONI DI VENDITA ATMEL SITUATI SU ATMEL WEBSITE, ATMEL NON SI ASSUME ALCUNA RESPONSABILITÀ E NEGA QUALSIASI GARANZIA ESPLICITA, IMPLICITA O LEGALE RELATIVA AI SUOI PRODOTTI INCLUSE, MA NON LIMITATE A, GARANZIE IMPLICITE DI COMMERCIABILITÀ, IDONEITÀ PER UNO SCOPO PARTICOLARE O NON VIOLAZIONE. IN
- NESSUN EVENTO ATMEL SARÀ RESPONSABILE PER QUALSIASI DANNO DIRETTO, INDIRETTO, CONSEQUENZIALE, PUNITIVO, SPECIALE O ACCIDENTALE (INCLUSI, SENZA LIMITAZIONI, DANNI PER PERDITE E PROFITTI, INTERRUZIONE DI ATTIVITÀ O PERDITA DI INFORMAZIONI) DERIVANTI DALL'UTILIZZO O DALL'INCAPACITÀ D'USO QUESTO DOCUMENTO, ANCHE QUALORA ATMEL SIA STATA INFORMATA DELLA POSSIBILITÀ DI TALI DANNI.
- Atmel non rilascia alcuna dichiarazione o garanzia in merito all'accuratezza o alla completezza dei contenuti di questo
documento e si riserva il diritto di apportare modifiche alle specifiche e alle descrizioni dei prodotti in qualsiasi momento senza preavviso. Atmel non si impegna ad aggiornare le informazioni qui contenute. Se non diversamente specificato, i prodotti Atmel non sono adatti e non devono essere utilizzati in applicazioni automobilistiche. I prodotti Atmel non sono destinati, autorizzati o garantiti per l'uso come componenti in applicazioni destinate a supportare o sostenere la vita. - ESCLUSIONE DI RESPONSABILITÀ PER APPLICAZIONI CRITICI PER LA SICUREZZA, MILITARI E AUTOMOBILISTICHE: I prodotti Atmel non sono progettati e non saranno utilizzati in relazione ad alcuna applicazione in cui si possa ragionevolmente prevedere che il guasto di tali prodotti provochi gravi lesioni personali o la morte ("Applicazioni critiche per la sicurezza") senza l'autorizzazione scritta specifica di un funzionario Atmel
- consenso. Le applicazioni critiche per la sicurezza includono, a titolo esemplificativo, dispositivi di supporto vitale e sistemi, apparecchiature o sistemi per il funzionamento di impianti nucleari e sistemi d'arma.
- I prodotti Atmel non sono progettati né destinati all'uso in applicazioni o ambienti militari o aerospaziali, a meno che non siano specificatamente designati da Atmel come di livello militare. I prodotti Atmel non sono progettati né destinati all'uso in applicazioni automobilistiche a meno che non siano specificatamente designati da Atmel come di qualità automobilistica.
- Scaricato da: Arrow.com.
Documenti / Risorse
 |
Kit di sviluppo/programmatore CPLD Atmel ATF15xx-DK3 [pdf] Guida utente ATF15xx-DK3 Kit programmatore di sviluppo CPLD, ATF15xx-DK3, Kit programmatore di sviluppo CPLD, Kit programmatore di sviluppo, Kit programmatore |
