Microsemi SmartFusion2Micro SRAM

Introduzione

Un blocco Micro SRAM è 16 volte più piccolo di un blocco SRAM Large a due porte, ma ha tre porte. Le porte A e B consentono l'accesso in lettura e la porta C consente l'accesso in scrittura (Figura 1). Il configuratore principale collega automaticamente in cascata i blocchi Micro SRAM per creare memorie più ampie e profonde scegliendo le proporzioni più efficienti. Gestisce anche la messa a terra dei bit non utilizzati. Il configuratore principale supporta la generazione di memorie con proporzioni diverse su ciascuna porta. Le operazioni di scrittura sulla porta C sono sincrone per l'impostazione dell'indirizzo e per la scrittura dei dati. Le operazioni di scrittura della memoria verranno avviate sul fronte di salita dell'orologio. Le operazioni di lettura dalle porte A e B possono essere asincrone o sincrone (per impostare l'indirizzo e leggere i dati). Un registro pipeline opzionale è disponibile all'indirizzo delle porte A e B per migliorare la configurazione. Un registro pipeline opzionale è disponibile sui dati letti delle porte A e B per migliorare il ritardo clock-to-out. La disabilitazione dei registri degli indirizzi e dei dati di lettura crea la modalità asincrona per le operazioni di lettura. Per le operazioni di lettura sincrone, le operazioni di lettura della memoria verranno avviate sul fronte di salita dell'orologio.

In questo documento descriviamo come configurare un'istanza Micro SRAM e definire come sono collegati i segnali. Per ulteriori dettagli sulla Micro SRAM, fare riferimento alla Guida per l'utente di SmartFusion2.

Funzionalità

Ottimizzazione per alta velocità o bassa potenza

• Selezionando Alta velocità si ottiene una macro ottimizzata per velocità e area (larghezza a cascata).
• Selezionando Basso consumo si ottiene una macro ottimizzata per il basso consumo, ma utilizza una logica aggiuntiva all'ingresso e all'uscita (profondità a cascata).
• Le prestazioni di una macro ottimizzata a basso consumo potrebbero essere inferiori a quelle di una macro ottimizzata per la velocità.

Profondità/Larghezza per le porte A, B e C

• L'intervallo di profondità per ciascuna porta è 1-32768. L'intervallo di larghezza per ogni porta è 1-1296.
• Le tre porte possono essere configurate in modo indipendente per qualsiasi profondità e larghezza. (Profondità porta A * Larghezza porta A) deve essere uguale a (Profondità porta B * Larghezza porta B) deve essere uguale a (Profondità porta C * Larghezza porta C).

Orologio singolo (CLK) o orologi di scrittura e lettura indipendenti (A_CLK, B_CLK, C_CLK)

• La configurazione predefinita per Micro SRAM è un clock singolo (CLK) per pilotare tutte e tre le porte con lo stesso clock. Deseleziona la casella di controllo Orologio singolo per gestire orologi indipendenti, uno per ciascuna porta (A_CLK, B_CLK e C_CLK).
• Fare clic sul controllo della forma d'onda accanto a uno qualsiasi dei segnali di clock per attivarne il fronte attivo.

Selezione blocco per porte A e B (A_BLK, B_BLK)

• La de-affermazione di A_BLK forza A_DOUT a zero.
• La deaffermazione di B_BLK forza B_DOUT a zero.
• Assumendo A_BLK si legge la RAM all'indirizzo fornito dall'uscita del registro A_ADDR sull'ingresso del registro A_DOUT.
• Assumendo B_BLK si legge la RAM all'indirizzo fornito dall'uscita del registro B_ADDR sull'ingresso del registro B_DOUT.
• La configurazione predefinita per A_BLK e B_BLK è deselezionata, il che lega il segnale allo stato attivo e lo rimuove dalla macro generata. Fare clic sulla rispettiva casella di controllo per inserire quel segnale sulla macro generata. Fare clic sulla freccia del segnale (se disponibile) per alternarne la polarità.

Selezione blocco per porta C (C_BLK) e abilitazione scrittura (C_WEN)

• Dichiarare C_BLK quando C_WEN è alto scriverà i dati C_DIN nella RAM all'indirizzo C_ADDR sul successivo fronte di salita di C_CLK.
• Deselezionando l'opzione C_BLK si lega il segnale allo stato attivo e lo si rimuove dalla macro generata. Fare clic sulla freccia del segnale (se disponibile) per cambiarne la polarità.
• La configurazione predefinita per C_WEN è deselezionata, il che lega il segnale allo stato attivo e lo rimuove dalla macro generata. Fare clic sulla casella di controllo C_WEN per inserire quel segnale nella macro generata.
• Fare clic sulla freccia del segnale (se disponibile) per alternarne la polarità.

Pipeline per l'indirizzo di lettura per le porte A e B

• La configurazione predefinita per Micro SRAM consiste nell'abilitare la pipeline di indirizzi di lettura (A_ADDR o B_ADDR). Deseleziona l'opzione Pipeline per disattivare il pipeline. Questa è una selezione statica e non può essere modificata dinamicamente guidandola con un segnale.
• La disattivazione del pipelining dell'indirizzo di lettura di una porta disabilita anche le opzioni di configurazione dei rispettivi segnali ADDR_EN, ADDR_SRST_N e ADDR_ARST_N.

Pipeline per l'output dei dati di lettura per le porte A e B

• Fare clic sulla casella di controllo Pipeline per abilitare il pipelining dei dati di lettura (A_DOUT o B_DOUT). Questa è una selezione statica e non può essere modificata dinamicamente guidandola con un segnale.
• La disattivazione del pipelining dei dati di lettura di una porta disattiva anche le opzioni di configurazione dei rispettivi segnali DOUT_EN, DOUT_SRST_N e DOUT_ARST_N.

Abilita registro (A_ADDR_EN, A_DOUT_EN, B_ADDR_EN e B_DOUT_EN)

I registri dell'indirizzo e della pipeline per le porte A e B hanno ingressi attivi alti e abilitati. La configurazione predefinita consiste nel collegare questi segnali allo stato attivo e rimuoverli dalla macro generata. Fare clic sulla casella di controllo di ciascun segnale per inserire quel segnale nella macro generata. Fare clic sulla freccia del segnale (se disponibile) per cambiarne la polarità.

Reset sincrono (A_ADDR_SRST_N, A_DOUT_SRST_N, B_ADDR_SRST_N e B_DOUT_SRST_N)

I registri dell'indirizzo e della pipeline per le porte A e B hanno ingressi di ripristino sincroni bassi attivi. La configurazione predefinita consiste nel collegare questi segnali allo stato inattivo e rimuoverli dalla macro generata. Fare clic sulla casella di controllo di ciascun segnale per inserire quel segnale nella macro generata. Fare clic sulla freccia del segnale (se disponibile) per cambiarne la polarità.

Reset asincrono (A_ADDR_ARST_N, A_DOUT_ARST_N, B_ADDR_ARST_N e B_DOUT_ARST_N)

I registri dell'indirizzo e della pipeline per le porte A e B hanno ingressi di ripristino asincroni bassi attivi. La configurazione predefinita consiste nel collegare questi segnali allo stato inattivo e rimuoverli dalla macro generata. Fare clic sulla casella di controllo di ciascun segnale per inserire quel segnale nella macro generata. Fare clic sulla freccia del segnale (se disponibile) per cambiarne la polarità.

ADDR e DOUT Registrano la tabella della verità

La tabella 1-1 descrive la funzionalità dei segnali di controllo sui registri A_ADDR, B_ADDR, A_DOUT e B_DOUT.

Tabella 1-1: Tabella della verità per i registri A_ADDR, B_ADDR, A_DOUT e B_DOUT

_ARST_N	Conduttura	_CLK	_IT	_SRST_N	d	q
0	x	x	x	x	x	0
1	T	Non in aumento	x	x	x	q
1	T	In aumento	0	x	x	q
1	T	In aumento	1	0	x	0
1	T	In aumento	1	1	x	d
1	F	x	0	x	x	q
1	F	x	1	0	x	0
1	F	x	1	1	x	d

Regole di attuazione

Avvertenze per la generazione Micro SRAM

• Se si utilizza una larghezza di parola di 9 o 18 per una porta, la larghezza delle altre porte non può essere 1, 2 o 4. Tuttavia, le configurazioni che non utilizzano il 9° bit (ad esempio, larghezza della porta A di 512×4, larghezza della porta Sono supportate la larghezza B di 256×8 e la larghezza della porta C di 128×16).
• Il configuratore di base supporta solo la profondità in cascata fino a 32 blocchi.
• Il configuratore principale non genera RAM in base a un dispositivo specifico. Consultare la scheda tecnica per informazioni sui moduli RAM64x18 disponibili nel dispositivo.
• Il software restituisce un errore di configurazione per le configurazioni non supportate.

Nota

• Tutti gli ingressi inutilizzati devono essere messi a terra.
• Scrivere e leggere dallo stesso indirizzo non è definito e dovrebbe essere evitato. Non c'è prevenzione o rilevamento delle collisioni.
• È consentita la lettura dalle porte A e B nella stessa posizione.

Gestore contenuto RAM

Il RAM Content Manager consente di specificare il contenuto della memoria in modo da evitare i cicli di simulazione necessari per l'inizializzazione della memoria, il che riduce il tempo di esecuzione della simulazione. Il generatore di core RAM elimina gran parte della complessità richiesta nella generazione di memoria di grandi dimensioni che utilizza uno o più blocchi RAM sul dispositivo. Il configuratore utilizza uno o più blocchi di memoria per generare una RAM corrispondente alla tua configurazione. Inoltre, crea anche la logica a cascata circostante. Il configuratore mette in cascata i blocchi RAM in tre modi diversi.

• Profondità a cascata (ad es. 2 blocchi di 1024×1 per creare un 2048×1)
• Ampio a cascata (ad es. 2 blocchi di 1024×1 per creare un 1024×2)
• Cascata ampia e profonda (ad es. 4 blocchi di 1024×1 per creare un 2048×2, in una configurazione di 2 blocchi in larghezza per 2 blocchi in profondità)

Specifica il contenuto della memoria in termini di dimensione totale della memoria. Il configuratore deve partizionare la tua memoria file in modo appropriato in modo tale che il contenuto giusto vada al blocco RAM giusto quando più blocchi sono collegati in cascata.

Formati supportati

L'implementazione Microsemi di questi formati interpreta i set di dati in byte. Ciò significa che se la larghezza della memoria è 7 bit, ogni 8 bit nel set di dati viene ignorato. Oppure, se la larghezza dei dati è 9, vengono assegnati due byte a ciascun indirizzo di memoria e i 7 bit superiori di ciascuna coppia di 2 byte vengono ignorati. Il seguente esampI file illustrano come vengono interpretati i dati per varie dimensioni di parola: Per i dati forniti: FF 11 EE 22 DD 33 CC 44 BB 55 (dove 55 è MSB e FF è LSB) Per dimensioni di parola a 32 bit:

• 0x22EE11FF (indirizzo 0)
• 0x44CC33DD (indirizzo 1)
• 0x000055BB (indirizzo 2)

Per dimensioni parola a 16 bit

• 0x11FF (indirizzo 0)
• 0x22EE (indirizzo 1)
• 0x33DD (indirizzo 2)
• 0x44CC (indirizzo 3)
• 0x55BB (indirizzo 4)

Per dimensioni parola a 8 bit

• 0xFF (indirizzo 0)
• 0x11 (indirizzo 1)
• 0xEE (indirizzo 2)
• 0x22 (indirizzo 3)
• 0xDD (indirizzo 4)
• 0x33 (indirizzo 5)
• 0xCC (indirizzo 6)
• 0x44 (indirizzo 7)
• 0xBB (indirizzo 8)
• 0x55 (indirizzo 9)

Per dimensioni parola a 9 bit

• 0x11FF -> 0x01FF (indirizzo 0)
• 0x22EE -> 0x00EE (indirizzo 1)
• 0x33DD -> 0x01DD (indirizzo 2)
• 0x44CC -> 0x00CC (indirizzo 3)
• 0x55BB -> 0x01BB (indirizzo 4)

Si noti che per 9 bit, i 7 bit superiori dei 2 byte vengono ignorati.

INTEL-HEX

Standard industriale file. Le estensioni sono HEX e IHX. Per esampLui, file2.hex o file3.ihx

Un formato standard creato da Intel. Il contenuto della memoria è memorizzato in ASCII files utilizzando caratteri esadecimali. Ogni file contiene una serie di record (righe di testo) delimitati da caratteri di nuova riga, "\n", e ogni record inizia con un carattere ":". Per ulteriori informazioni su questo formato, fare riferimento al documento relativo alle specifiche del formato record Intel-Hex disponibile sul sito web (cerca oggetto esadecimale Intel File per diversi esample).

L'Intel Hex Record è composto da cinque campi e disposti come segue: llaaaatt[dd…]cc

Dove

• : è il codice iniziale di ogni record Intel Hex
• ll è il numero di byte del campo dati
• aaaa è l'indirizzo a 16 bit dell'inizio della posizione di memoria per i dati. L'indirizzo è big endian.
• tt è il tipo di record, definisce il campo dati:
  • 00 record di dati
  • 01 fine di file documentazione
  • 02 record di indirizzo del segmento esteso
  • 03 record dell'indirizzo del segmento iniziale (ignorato dagli strumenti SoC Microsemi)
  • 04 record di indirizzo lineare esteso
  • 05 inizio record indirizzo lineare (ignorato dagli strumenti Microsemi SoC)
• [dd…] è una sequenza di n byte dei dati; n è equivalente a quanto specificato nel campo ll
• cc è un checksum di conteggio, indirizzo e dati

Exampil record esadecimale Intel

• 0300300002337A1E

MOTOROLA S-record

Standard del settore file. File estensione è S, come ad esempio file4.s

Questo formato utilizza ASCII files, caratteri esadecimali e record per specificare il contenuto della memoria più o meno allo stesso modo di Intel-Hex. Fare riferimento al documento di descrizione del Motorola S-record per ulteriori informazioni su questo formato (cercare la descrizione del Motorola S-record per diversi ad esample). Il RAM Content Manager utilizza solo i tipi di record da S1 a S3; gli altri vengono ignorati. La differenza principale tra Intel-Hex e Motorola S-record risiede nei formati di registrazione e in alcune funzionalità aggiuntive di controllo degli errori incorporate in Motorola S. In entrambi i formati, il contenuto della memoria viene specificato fornendo un indirizzo iniziale e un set di dati. I bit superiori del set di dati vengono caricati nell'indirizzo iniziale e quelli rimanenti traboccano negli indirizzi adiacenti finché non viene utilizzato l'intero set di dati.

Il record Motorola S è composto da 6 campi e disposti come segue: Stllaaaa[dd…]cc

Dove

• S è il codice iniziale di ogni record Motorola S
• t è il tipo di record, definisce il campo dati
• ll è il numero di byte del campo dati
• aaaa è un indirizzo a 16 bit dell'inizio della posizione di memoria per i dati. L'indirizzo è big endian.
• [dd…] è una sequenza di n byte dei dati; n è equivalente a quanto specificato nel campo ll
• cc è il checksum di conteggio, indirizzo e dati

Exampil Motorola S-Record

• S10a0000112233445566778899FFFA

Funzionalità di gestione dei contenuti RAM

Per aprire Gestione contenuto RAM, dopo aver specificato le configurazioni della RAM (impostare la profondità e la larghezza di lettura e scrittura), selezionare la casella di controllo Inizializza RAM per simulazione, quindi fare clic su Personalizza contenuto RAM. Viene visualizzato il RAM Content Manager (Figura 3-1).

Configurazione RAM

• Profondità di scrittura e larghezza di scrittura: come specificato nella finestra di dialogo del generatore core RAM (non modificabile).
• Profondità di lettura e Larghezza di lettura: come specificato nella finestra di dialogo del generatore core RAM (non modificabile).

Scrivi Porta View / Leggi Porta View

• Vai all'indirizzo: Consente di accedere a un indirizzo specifico nel gestore. Ogni blocco di memoria ha molti indirizzi; spesso è difficile scorrere e trovarne uno specifico. Questa attività è semplificata consentendo di digitare un indirizzo specifico. Il formato di visualizzazione del numero (Hex, Bin, Dec) è controllato dal valore impostato nel menu a discesa sopra la colonna Indirizzo.
• Indirizzo: La colonna Indirizzo elenca l'indirizzo di una posizione di memoria. Il menu a discesa specifica il formato numerico per l'elenco indirizzi (esadecimale, binario o decimale).
• Dati: Consente di controllare il formato e il valore dei dati nel gestore. Fare clic sul valore per modificarlo.
  Si noti che le finestre di dialogo mostrano tutti i dati con MSB fino a LSB. Per esample, se la riga mostrasse 0xAABB per una parola di 16 bit, AA sarebbe MSB e BB sarebbe LSB.
• Valore dati predefinito: Il valore assegnato agli indirizzi di memoria che non sono stati inizializzati in modo esplicito (importando contenuto o modificando manualmente). Quando vengono modificati, tutti i valori predefiniti nel gestore vengono aggiornati in modo che corrispondano al nuovo valore. Il formato di visualizzazione del numero (Hex, Bin, Dec) è controllato dal valore impostato nel menu a discesa sopra la colonna Dati.
• Reimposta tutti i valori: Reimposta i valori dei dati.
• Importare File: Apre la finestra di dialogo Importa contenuto memoria; consente di selezionare un contenuto della memoria file (Intel-Hex) da caricare. Intel-Hex file le estensioni sono impostate su *.hex durante l'importazione.
• OK: Chiude il gestore e salva tutte le modifiche apportate alla memoria e al suo contenuto.
• Annulla: Chiude il gestore, annulla tutte le modifiche in questa istanza del gestore e riporta la memoria allo stato in cui si trovava prima dell'apertura del gestore.

MEMFILE (Uscita di RAM Content Manager file)

Il trasferimento dei dati RAM (dal RAM Content Manager) all'apparecchiatura di prova avviene tramite MEM fileS. Il contenuto della RAM viene prima organizzato nel livello logico e quindi riorganizzato per adattarsi al livello hardware. Quindi viene memorizzato in MEM filemessaggi che vengono letti da altri sistemi e utilizzati per i test. Il MEM files sono nominati secondo la struttura logica degli elementi RAM creati dal configuratore. In questo schema i blocchi RAM di ordine più elevato sono denominati CORE_R0C0.mem, dove "R" sta per riga e "C" sta per colonna. Per più blocchi RAM, la denominazione continua con CORE_R0C1, CORE_R0C2, CORE_R1C0, ecc.

I dati destinati alla RAM sono memorizzati come ASCII 1 e 0 all'interno del file file. Ogni indirizzo di memoria occupa una riga. Le parole dei blocchi del livello logico vengono concatenate o divise per adattarle in modo efficiente all'interno dei blocchi hardware. Se la larghezza del livello logico è inferiore al livello hardware, due o più parole del livello logico vengono concatenate per formare una parola del livello hardware. In questo caso i bit più bassi della parola hardware sono costituiti dai bit di dati dell'indirizzo più basso del livello logico. Se la larghezza del livello logico è maggiore del livello hardware, le parole vengono divise, posizionando i bit più bassi negli indirizzi più bassi. Se le parole del livello logico non si adattano perfettamente alle parole del livello hardware, il bit più significativo delle parole del livello hardware non viene utilizzato e viene impostato su zero per impostazione predefinita. Ciò avviene anche quando la larghezza del livello logico è 1 per evitare di avere memoria residua alla fine del blocco hardware.

Descrizione della porta

La Tabella 4-1 elenca i segnali Micro SRAM nella macro generata

Segnali Micro SRAM

Porta	Direzione	Polarità	Descrizione
Orologio	In	Bordo ascendente	Segnale di clock singolo che pilota tutte e tre le porte con lo stesso clock
A_BLK	In	Alto attivo	Abilitazione porta A
A_ADDR[]	In		Porta A Indirizzo di lettura
A_ADDR_IT	In	Alto attivo	Registro indirizzi porta A Abilitato
A_ADDR_SRST_N	In	Attivo basso	Registro indirizzi porta A Reset sincrono
A_ADDR_ARST_N	In	Attivo basso	Registro indirizzi porta A Reset asincrono
A_CLK	In	Bordo ascendente	Orologio porta A
A_DOUT[]	Fuori		Porta A Lettura dati
A_DOUT_IT	In	Alto attivo	Porta A Lettura registro dati Abilita
A_DOUT_SRST_N	In	Attivo basso	Porta A Lettura registro dati Ripristino sincrono
A_DOUT_ARST_N	In	Attivo basso	Porta A Lettura registro dati Ripristino asincrono
B_BLK	In	Alto attivo	Abilita porta B
B_ADDR[]	In		Porta B Leggi l'indirizzo
B_ADDR_IT	In	Alto attivo	Registro indirizzi porta B Abilitato
B_ADDR_SRST_N	In	Attivo basso	Registro degli indirizzi della porta B Reset sincrono
B_ADDR_ARST_N	In	Attivo basso	Registro indirizzi porta B Reset asincrono
B_CLK	In	Bordo ascendente	Orologio porta B
B_DOUT[]	Fuori		Porta B Lettura dati
B_DOUT_IT	In	Alto attivo	Porta B Lettura registro dati Abilita
B_DOUT_SRST_N	In	Attivo basso	Porta B Lettura registro dati Ripristino sincrono
B_DOUT_ARST_N	iN	Attivo basso	Porta B Lettura registro dati Ripristino asincrono
C_BLK	In	Alto attivo	Abilita porta C
C_ADDR[]	In		Porta C Scrivi indirizzo
C_CLK	In	Bordo ascendente	Orologio della porta C
C_DIN[]	In		Porta C Scrivere dati
C_VEN	In	Alto attivo	Abilitazione scrittura porta C

Parametri

La Tabella 5-1 elenca i parametri Micro SRAM nella macro generata.

Tabella 5-1: Parametri Micro SRAM

Parametro	Valido Allineare	Predefinito	Descrizione
PROGETTO			Nome della macro generata
FAM	Smart Fusion2		Famiglia bersaglio
FORMATO	Verlog, VHDL		Formato netlist
TIPO LPM	LPM_URAM		Categoria Macro
DISPOSITIVO	500 – 5000	5000	Dispositivo di destinazione
INIT_RAM	F, t	F	Inizializza la RAM per la simulazione
CASCATA	0, 1	0	0: A cascata per LARGHEZZA o Velocità 1: A cascata per PROFONDITÀ o Potenza
CLKS	1, 3	1	1: Orologio di lettura/scrittura singolo 3: Un orologio per porta
RWIDTH1	1-1296	18	Porta A Larghezza lettura dati
RDEPTH1	1-32768	64	Porta A Profondità di lettura dell'indirizzo
RWIDTH2	1-1296	18	Porta B Legge la larghezza dei dati
RDEPTH2	1-32768	64	Porta B Leggi la profondità dell'indirizzo
LARGHEZZA	1-1296	18	Porta C Scrive la larghezza dei dati
LARGHEZZA	1-32768	64	Porta C Profondità di scrittura dell'indirizzo
A_BLK_POLARITÀ	0, 1, 2	2	0: Porta A attiva-bassa abilitata 1: Porta A attiva-alta abilitata 2: la porta A abilita il blocco per essere sempre attiva
A_ADDR_LAT	0, 1	0	0: Indirizzo di lettura porta A della pipeline 1: Bypass Porta A Leggi il registro degli indirizzi
A_ADDR_EN_POLARITY	A_ADDR_LAT=0 0, 1, 2	2	0: Attivo-basso Abilitazione registro indirizzo lettura porta A 1: Attivo-alto Abilitazione registro indirizzo lettura porta A 2: Il registro degli indirizzi di lettura della porta A consente di essere sempre attivo
A_ADDR_SRST_POLARITY	A_ADDR_LAT=0 0, 1, 2	2	0: Registro indirizzo di lettura porta A attivo-basso Reset sincronizzazione 1: Registro indirizzo di lettura porta A attivo-alto Reset sincronizzazione 2: Registro dell'indirizzo di lettura della porta A. Il ripristino della sincronizzazione è sempre inattivo
A_ADDR_ARST_POLARITY	A_ADDR_LAT=0 0, 1, 2	2	0: Registro indirizzo di lettura porta A attivo-basso Reset asincrono 1: Registro indirizzo di lettura porta A attivo-alto Reset asincrono 2: Registro degli indirizzi di lettura della porta A. Il ripristino asincrono è sempre inattivo
A_CLK_EDGE	CLKS=3 SALITA, CADUTA	SALITA	RISE: fronte di salita dell'orologio della porta A FALL: fronte di discesa dell'orologio della porta A
A_DOUT_LAT	0, 1	1	0: Porta A della pipeline Leggi i dati 1: Bypass Porta A Leggi registro dati

A_DOUT_EN_POLARITÀ	A_DOUT_LAT=0 0, 1, 2	2	0: Attivo-basso Abilitazione registro dati di lettura porta A 1: Attivo-alto Abilitazione registro dati di lettura porta A 2: il registro dati di lettura della porta A consente di essere sempre attivo
A_DOUT_SRST_POLARITÀ	A_DOUT_LAT=0 0, 1, 2	2	0: attivo-basso Registro dati di lettura porta A Sync-reset 1: attivo-alto Registro dati di lettura porta A Sync-reset 2: Porta A lettura registro dati Sync-reset vincolato per essere sempre inattivo
A_DOUT_ARST_POLARITÀ	A_DOUT_LAT=0 0, 1, 2	2	0: Registro dati di lettura porta A attivo-basso Reset asincrono 1: Registro dati di lettura porta A attivo-alto Reset asincrono 2: registro dati di lettura della porta A Ripristino asincrono vincolato per essere sempre inattivo
B_BLK_POLARITÀ	0, 1, 2	2	0: Porta B attiva-bassa abilitata 1: Porta B attiva-alta abilitata 2: la porta B abilita il legato ad essere sempre attivo
B_ADDR_LAT	0, 1	0	0: Porta B della pipeline Leggi l'indirizzo 1: Bypass porta B Leggi registro indirizzi
B_ADDR_EN_POLARITÀ	B_ADDR_LAT=0 0, 1, 2	2	0: Abilita registro indirizzo lettura porta B attivo-basso 1: Registro indirizzo lettura porta B attivo-alto abilitato 2: Il registro degli indirizzi di lettura della porta B consente di essere sempre attivo
B_ADDR_SRST_POLARITY	B_ADDR_LAT=0 0, 1, 2	2	0: Registro indirizzi di lettura porta B attivo-basso Reset sincronizzazione 1: Registro indirizzi di lettura porta B attivo-alto Reset sincronizzazione 2: Registro degli indirizzi di lettura della porta B. Il ripristino della sincronizzazione è sempre inattivo
B_ADDR_ARST_POLARITÀ	B_ADDR_LAT=0 0, 1, 2	2	0: Registro indirizzi di lettura porta B attivo-basso Reset asincrono 1: Registro indirizzi di lettura porta B attivo-alto Reset asincrono 2: Registro degli indirizzi di lettura della porta B. Il ripristino asincrono è sempre inattivo
B_CLK_EDGE	CLKS=3 SALITA, CADUTA	SALITA	RISE: fronte di salita dell'orologio della porta B FALL: fronte di discesa dell'orologio della porta B
B_DOUT_LAT	0, 1	1	0: Porta B della pipeline Leggi i dati 1: Bypass porta B Leggi registro dati
B_DOUT_EN_POLARITÀ	B_DOUT_LAT=0 0, 1, 2	2	0: Abilita registro dati di lettura porta B attivo-basso 1: Abilita registro dati di lettura porta B attivo-alto 2: il registro dei dati di lettura della porta B consente a legato off di essere sempre attivo
B_DOUT_SRST_POLARITÀ	B_DOUT_LAT=0 0, 1, 2	2	0: Registro dati lettura porta B attivo-basso Reset sincronizzazione 1: Registro dati lettura porta B attivo-alto Reset sincronizzazione 2: la porta B legge il registro dei dati Sync-reset vincolato per essere sempre inattivo
B_DOUT_ARST_POLARITÀ	B_DOUT_LAT=0 0, 1, 2	2	0: Registro dati di lettura porta B attivo-basso Reset asincrono 1: Registro dati di lettura porta B attivo-alto Reset asincrono 2: la porta B legge il registro dei dati Ripristino asincrono vincolato per essere sempre inattivo
C_BLK_POLARITÀ	0, 1, 2	1	0: Abilitazione porta C attiva-bassa 1: Abilitazione porta C attiva-alta 2: La porta C abilitata è sempre attiva
C_CLK_EDGE	SALIRE, CADERE	SALITA	RISE: fronte di salita Write-clock o Single Clock FALL: fronte di discesa Write-clock o Single Clock
C_WEN_POLARITÀ	0, 1, 2	2	0: Abilitazione scrittura porta C attiva-bassa 1: Abilitazione scrittura porta C attiva-alta 2: L'abilitazione alla scrittura della porta C è sempre attiva
OROLOGIO_PN	CLKS=1	Orologio	Orologio singolo Nome della porta

A_BLK_PN	A_BLK_POLARITÀ<2	A_BLK	A_BLK Nome della porta
A_ADDR_PN		A_ADDR	A_ADDR Nome della porta
A_ADDR_EN_PN	A_ADDR_LAT=0	A_ADDR_IT	A_ADDR_EN Nome della porta
A_ADDR_SRST_PN	A_ADDR_LAT=0	A_ADDR_SRST_N	A_ADDR_SRST_N Nome della porta
A_ADDR_ARST_PN	A_ADDR_LAT=0	A_ADDR_ARST_N	A_ADDR_ARST_N Nome della porta
A_CLK_PN	CLKS=3	A_CLK	A_CLK Nome della porta
A_DOUT_PN		A_DOUT	A_DOUT Nome della porta
A_DOUT_EN_PN	A_DOUT_LAT=0	A_DOUT_IT	A_DOUT_EN Nome della porta
A_DOUT_SRST_PN	A_DOUT_LAT=0	A_DOUT_SRST_N	A_DOUT_SRST_N Nome della porta
A_DOUT_ARST_PN	A_DOUT_LAT=0	A_DOUT_ARST_N	A_DOUT_ARST_N Nome della porta
B_BLK_PN	B_BLK_POLARITÀ<2	B_BLK	B_BLK Nome della porta
B_ADDR_PN		B_ADDR	B_ADDR Nome della porta
B_ADDR_EN_PN	B_ADDR_LAT=0	B_ADDR_IT	B_ADDR_EN Nome della porta
B_ADDR_SRST_PN	B_ADDR_LAT=0	B_ADDR_SRST_N	B_ADDR_SRST_N Nome della porta
B_ADDR_ARST_PN	B_ADDR_LAT =0	B_ADDR_ARST_N	B_ADDR_ARST_N Nome della porta
B_CLK_PN	CLKS=3	B_CLK	B_CLK Nome della porta
B_DOUT_PN		B_DOUT	B_DOUT Nome della porta
B_DOUT_IT_PN	B_DOUT_LAT=0	B_DOUT_IT	B_DOUT_EN Nome della porta
B_DOUT_ARST_PN	B_DOUT_LAT=0	B_DOUT_ARST_N	B_DOUT_ARST_N Nome della porta
B_DOUT_SRST_PN	B_DOUT_LAT=0	B_DOUT_SRST_N	B_DOUT_SRST_N Nome della porta
C_BLK_PN	C_BLK_POLARITÀ<2	C_BLK	C_BLK Nome della porta
C_ADDR_PN		C_ADDR	C_ADDR Nome della porta
C_CLK_PN	CLKS=3	C_CLK	C_CLK Nome della porta
C_DIN_PN		C_DIN	C_DIN Nome della porta
C_VEN_PN	C_WEN_POLARITÀ<2	C_VEN	C_WEN Nome della porta

Supporto prodotto

Microsemi SoC Products Group supporta i suoi prodotti con vari servizi di supporto, tra cui il servizio clienti, il centro di assistenza tecnica clienti, a websito, posta elettronica e uffici vendite in tutto il mondo. Questa appendice contiene informazioni su come contattare Microsemi SoC Products Group e utilizzare questi servizi di supporto.

Assistenza clienti

Contatta il servizio clienti per assistenza non tecnica sui prodotti, ad esempio prezzi dei prodotti, aggiornamenti dei prodotti, informazioni sull'aggiornamento, stato dell'ordine e autorizzazione.

• Dal Nord America, chiamare 800.262.1060
• Dal resto del mondo, chiamare il 650.318.4460
• Fax, da qualsiasi parte del mondo, 408.643.6913

Centro assistenza tecnica clienti

Microsemi SoC Products Group dispone del suo Centro di assistenza tecnica clienti con ingegneri altamente qualificati che possono aiutarti a rispondere alle tue domande su hardware, software e progettazione relative ai prodotti Microsemi SoC. Il Customer Technical Support Center dedica molto tempo alla creazione di note applicative, risposte a domande comuni sul ciclo di progettazione, documentazione di problemi noti e varie domande frequenti. Quindi, prima di contattarci, visita le nostre risorse online. È molto probabile che abbiamo già risposto alle tue domande.

Supporto tecnico

Visita l'assistenza clienti webposto (www.microsemi.com/soc/support/search/default.aspx) per ulteriori informazioni e assistenza. Molte risposte disponibili sul ricercabile web risorsa includono diagrammi, illustrazioni e collegamenti ad altre risorse sul websito.

Websito

Puoi sfogliare una varietà di informazioni tecniche e non tecniche sulla home page del SoC, all'indirizzo www.microsemi.com/soc.

Contattare il centro di assistenza tecnica clienti

Ingegneri altamente qualificati gestiscono il Centro di assistenza tecnica. Il centro di assistenza tecnica può essere contattato tramite e-mail o tramite il gruppo di prodotti Microsemi SoC websito.

E-mail

Puoi comunicare le tue domande tecniche al nostro indirizzo e-mail e ricevere risposte via e-mail, fax o telefono. Inoltre, se hai problemi di progettazione, puoi inviare il tuo progetto tramite e-mail files per ricevere assistenza. Monitoriamo costantemente l'account e-mail per tutto il giorno. Quando ci invii la tua richiesta, assicurati di includere il tuo nome completo, il nome dell'azienda e le tue informazioni di contatto per un'elaborazione efficiente della tua richiesta. L'indirizzo e-mail del supporto tecnico è soc_tech@microsemi.com.

I miei casi

I clienti di Microsemi SoC Products Group possono inviare e tenere traccia dei casi tecnici online accedendo a My Cases.

Fuori dagli Stati Uniti

I clienti che necessitano di assistenza al di fuori dei fusi orari degli Stati Uniti possono contattare il supporto tecnico via e-mail (soc_tech@microsemi.com) o contattare un ufficio vendite locale. Gli elenchi degli uffici vendite sono disponibili all'indirizzo www.microsemi.com/soc/company/contact/default.aspx.

Supporto tecnico ITAR

Per il supporto tecnico sugli FPGA RH e RT regolati dalle normative sul traffico internazionale di armi (ITAR), contattaci tramite soc_tech_itar@microsemi.com. In alternativa, in I miei casi, seleziona Sì nell'elenco a discesa ITAR. Per un elenco completo degli FPGA Microsemi regolamentati da ITAR, visitare l'ITAR web pagina.

Microsemi Corporation (NASDAQ: MSCC) offre un portafoglio completo di soluzioni a semiconduttore per: settore aerospaziale, difesa e sicurezza; impresa e comunicazioni; e mercati dell'energia industriale e alternativa. I prodotti includono dispositivi analogici e RF ad alte prestazioni e alta affidabilità, circuiti integrati a segnali misti e RF, SoC personalizzabili, FPGA e sottosistemi completi. Microsemi ha sede ad Aliso Viejo, in California. Scopri di più su www.microsemi.com.

© 2012 Microsemi Corporation. Tutti i diritti riservati. Microsemi e il logo Microsemi sono marchi di Microsemi Corporation. Tutti gli altri marchi e marchi di servizio sono di proprietà dei rispettivi proprietari.

Sede aziendale Microsemi

• One Enterprise, Aliso Viejo CA 92656 USA
• All'interno degli USA: +1 Numero di telefono: 949-380-6100
• Saldi: +1 Numero di telefono: 949-380-6136
• Fax: +1 Numero di telefono: 949-215-4996

5-02-00350-0/04.13

Documenti / Risorse

Microsemi SmartFusion2Micro SRAM [pdf] Manuale di istruzioni SmartFusion2 Micro SRAM, Micro SRAM, SRAM

Riferimenti

• Manuale d'uso