Manuale utente 9R1 Alpha Data Parallel Systems

Questa pubblicazione è protetta dalla legge sul diritto d'autore, con tutti i diritti riservati. Nessuna parte di questa pubblicazione può essere riprodotta, in qualsiasi forma o forma, senza il previo consenso scritto di Alpha Data Parallel Systems Ltd.

Direzione
Indirizzo: Suite L4A, 160 Dundee Street, Edimburgo, EH11 1DQ, Regno Unito
Telefono: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: vendite@alpha-data.com
websito: http://www.alpha-data.com

Ufficio degli Stati Uniti
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(303) 954 8768
(866) 820 9956 – numero verde
vendite@alpha-data.com
http://www.alpha-data.com

Tutti i marchi sono di proprietà dei rispettivi proprietari.

Introduzione

ADS-STANDALONE/9R1 è un contenitore RFSoC autonomo che fornisce 16 canali analogici RF, Ethernet, COM seriale RS232, USB e QSFP IO. I canali RF possono funzionare fino a 10 GSPS (DAC) e 5 GSPS (ADC)

L'ADS-STANDALONE/9R1 utilizza un singolo alimentatore in ingresso da 15 V-30 V. Un microcontrollore del monitor di sistema integrato fornisce voltage/monitoraggio della corrente degli alimentatori generati, oltre a fornire la possibilità di accendere/spegnere gli alimentatori tramite l'interfaccia micro USB. Una USB per JTAG è previsto anche il circuito, che dà accesso al JTAG catena senza richiedere un JTAG scatola.

Caratteristiche principali

Caratteristiche principali

Xilinx RFSoC FPGA con blocco PS composto da:
- ARM Cortex-A53 quad-core, ARM Cortex-R5 dual-core, GPU Mali-400
- 1 banco di SDRAM DDR4-2400 da 2 GB
- Due memorie Flash Quad SPI da 512 Mb ciascuna
- USB
- Porta COM seriale RS232
- Ethernet Gigabit
Blocco di Logica Programmabile (PL) composto da:
- 4 collegamenti HSSIO al connettore QSFP
- 2 banchi di SDRAM DDR4-2400, 1 GB per banco

RF Sampblocco ling composto da:
- 8 ADC RF 12/4GSPS a 5 bit
- 8 RF-DAC a 14 bit 6.5/10GSPS
- 8 FEC a decisione morbida (solo ZU28DR/ZU48DR)
- Ingresso fondo scala (100 MHz/ZU27DR): 5.0 dBm
- Uscita a fondo scala (modalità 100 MHz/20 mA/ZU27DR): -4.5 dBm
- Uscita a fondo scala (modalità 100 MHz/32 mA/ZU48DR): 1.15 dBm
Interfaccia IO sul pannello frontale con:
- 8 segnali ADC single ended HF
- 8 segnali DAC single ended HF
- Ingresso del clock di riferimento per gli RFampblocchi lingi
- Uscita del clock di riferimento da RFampblocchi lingi
- 2 GPIO digitali

Figura 1: ADS-STANDALONE/9R1

Manuale utente ADMC-XMC-STANDALONE: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

Manuale utente ADM-XRC-9R1: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

Progetto di riferimento ADM-XRC-9R1: https://www.alpha-data.com/resource/admxrc9r1

Requisiti dell'alimentazione di ingresso principale

Il fabbisogno energetico totale varierà a seconda del particolare progetto FPGA. Un'alimentazione da 60 W sarebbe probabilmente più che sufficiente per la maggior parte dei progetti FPGA prima che i limiti termici del dispositivo e del dissipatore di calore diventino il fattore limitante. Alpha-Data può fornire un foglio di calcolo per la stima dell'alimentazione per stimare i requisiti di potenza totali per un particolare progetto FPGA. Un exampL'alimentatore compatibile è il codice RS PRO 175-3290: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

Tabella 1: Specifiche consigliate per l'alimentazione in ingresso

Installazione e accensione

Collegare un cavo seriale alla porta seriale e collegare l'altra estremità a un convertitore da USB a seriale.
Aprire un terminale seriale con 115200 baud, 8 bit di dati, 1 bit di stop.
Accendi l'interruttore di alimentazione e il PS dovrebbe iniziare ad avviarsi dalla scheda SD interna.
Una volta avviato accedi con il nome utente “root” e la password “root”

Per eseguire RF esample design, usa il comando “boardtest-9r1”

Vedi l'example design user guide per i dettagli sul funzionamento dell'applicazione boardtest-9r1

JTAG Interfaccia

Una USB per JTAG viene fornito il circuito, che dà accesso all'XMC JTAG interfaccia senza la necessità di un box di programmazione esterno (es. Xilinx Platform Cable II). L'USB a JTAG il convertitore è compatibile con Vivado e apparirà in Gestione hardware come dispositivo Digilent. Un JTAG è disponibile anche un header, con un multiplexer integrato per passare dall'header a 14 pin all'USB a JTAG convertitore. Il multiplexer seleziona da USB a JTAG circuito quando è collegato un cavo micro USB.

Corrente/Voltage Monitoraggio

ADS-STANDALONE/9R1 fornisce la funzionalità di rilevamento della corrente sugli alimentatori interni da 12 V e combinati 3V3. Questi valori possono essere riportati tramite l'interfaccia micro-USB, utilizzando l'utilità alpha-data “avr2util”.

Avr2util per Windows e il driver USB associato possono essere scaricati qui:

https://support.alpha-data.com/pub/firmware/utilities/windows/

Avr2util per Linux può essere scaricato qui:

https://support.alpha-data.com/pub/firmware/utilities/linux/

Usa "avr2util.exe /? per vedere tutte le opzioni.

Per esempioample “avr2util.exe /usbcom \\.\com4 display-sensors” visualizzerà tutti i valori dei sensori.

Nota che "com4" è usato qui come example e dovrebbe essere modificato in modo che corrisponda al numero di porta com assegnato in Gestione dispositivi di Windows

Alimentatori generati a bordo

ADS-STANDALONE/9R1 genera gli alimentatori 3V3/3V3_AUX/12V0/-12V0 richiesti dal sito XMC da un singolo alimentatore in ingresso da 15 V-30 V. Ogni fornitura ha le seguenti specifiche:

Tabella 2: Alimentatori ADS-STANDALONE/9R1

[1] I binari 3V3_DIG e 3V3_AUX sono generati dalla stessa alimentazione, quindi la corrente massima è la combinazione di 3V3_AUX + 3V3_DIG. Il monitoraggio della corrente misura anche la corrente combinata. [2] Il binario 3V3_AUX è un alimentatore ausiliario da 3.3 V sempre attivo dall'ingresso 15 V-30 V.

L'utilizzo corrente 3V3_DIG/3V3_AUX/12V0_DIG di un particolare progetto può essere stimato utilizzando un foglio di calcolo per la stima della potenza. Contatto support@alpha-data.com per accedere al foglio di calcolo.

I/O sul pannello frontale

L'interfaccia del pannello frontale è costituita da un connettore ad alta velocità a 20 vie. Questo connettore supporta un ingresso e un'uscita di clock di riferimento esterno, due pin GPIO, 8 segnali DAC e 8 segnali ADC. Il codice del connettore è Nicomatic CMM342D000F51-0020-240002.

Tabella 3: Segnali I/O del pannello frontale

Figura 2: Pinout del pannello frontale

I/O sul pannello posteriore

L'interfaccia del pannello posteriore è composta da alimentazione, USB, Ethernet, QSFP, RS-232 UART, J a 14 pinTAG e connettori micro USB.

Figura 3: Pinout del pannello posteriore

Figura 4: Piedinatura RS-232

Piedinatura QSFP

La gabbia QSFP è collegata al banco FPGA 129.

Tabella 4: piedinatura 9+ revisione PCB ADM-XRC-1R3 per J16

Dimensioni

Tabella 5: Dimensioni ADS-STANDALONE/9R1

Codice ordine

ANNUNCI-STANDALONE/X/T

Tabella 6 : Codice d'ordine ADC-XMC-STANDALONE

Cronologia delle revisioni

Indirizzo: Suite L4A, 160 Dundee Street,
Edimburgo, EH11 1DQ, Regno Unito
Telefono: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: vendite@alpha-data.com
websito: http://www.alpha-data.com

Indirizzo: 10822 West Toller Drive, Suite 250
Città: Littleton, CO 80127
Telefono: (303) 954 8768
Fax: (866) 820 9956 – numero verde
e-mail: vendite@alpha-data.com
websito: http://www.alpha-data.com

Documenti / Risorse

ALPHA DATA 9R1 Sistemi paralleli Alpha Data [pdf] Manuale d'uso
9R1 Sistemi paralleli dati Alpha, 9R1, Sistemi paralleli dati Alpha, Sistemi paralleli dati, Sistemi paralleli, Sistemi

Riferimenti

Manuale d'uso