Controller SDRAM DDR2 ALTERA
Informazioni importanti
I controller Altera® DDR, DDR2 e DDR3 SDRAM con ALTMEMPHY IP forniscono interfacce semplificate per DDR, DDR2 e DDR3 SDRAM standard del settore. La megafunzione ALTMEMPHY è un'interfaccia tra un controller di memoria e i dispositivi di memoria ed esegue operazioni di lettura e scrittura sulla memoria. I controller SDRAM DDR, DDR2 e DDR3 con ALTMEMPHY IP funzionano insieme alla megafunzione Altera ALTMEMPHY.
I controller DDR e DDR2 SDRAM con ALTMEMPHY IP e la megafunzione ALTMEMPHY offrono interfacce DDR e DDR2 SDRAM a velocità intera o dimezzata. Il controller DDR3 SDRAM con ALTMEMPHY IP e la megafunzione ALTMEMPHY supportano le interfacce DDR3 SDRAM in modalità metà velocità. I controller SDRAM DDR, DDR2 e DDR3 con ALTMEMPHY IP offrono il controller II ad alte prestazioni (HPC II), che fornisce alta efficienza e funzionalità avanzate. La Figura 15–1 mostra un diagramma a livello di sistema che include l'esampil livello più alto file che il controller SDRAM DDR, DDR2 o DDR3 con ALTMEMPHY IP crea per te.
Figura 15–1. Diagramma a livello di sistema
Nota alla Figura 15–1:
(1) Quando si sceglie Istanzia DLL esternamente, il loop bloccato con ritardo (DLL) viene istanziato all'esterno della megafunzione ALTMEMPHY.
Il MegaWizard™ Plug-In Manager genera un exampil livello più alto file, composto da un example e la variazione personalizzata del controller SDRAM ad alte prestazioni DDR, DDR2 o DDR3. Il controller istanzia un'istanza della megafunzione ALTMEMPHY che a sua volta istanzia un anello ad aggancio di fase (PLL) e una DLL. Puoi anche creare un'istanza della DLL all'esterno della megafunzione ALTMEMPHY per condividere la DLL tra più istanze della megafunzione ALTMEMPHY. Non è possibile condividere un PLL tra più istanze della megafunzione ALTMEMPHY, ma è possibile condividere alcune delle uscite dell'orologio PLL tra queste più istanze.
© 2012 Altera Corporation. Tutti i diritti riservati. Le parole e i loghi ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS e STRATIX sono marchi di Altera Corporation e registrati presso l'Ufficio brevetti e marchi degli Stati Uniti e in altri paesi. Tutte le altre parole e loghi identificati come marchi commerciali o marchi di servizio sono di proprietà dei rispettivi titolari come descritto all'indirizzo www.altera.com/common/legal.html. Altera garantisce le prestazioni dei suoi prodotti a semiconduttore secondo le specifiche correnti in conformità con la garanzia standard di Altera, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Altera non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, ad eccezione di quanto espressamente concordato per iscritto da Altera. Si consiglia ai clienti Altera di ottenere l'ultima versione delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.
L'exampil livello più alto file è un design completamente funzionale che puoi simulare, sintetizzare e utilizzare nell'hardware. L'exampil driver è un modulo di autotest che invia comandi di lettura e scrittura al controller e controlla i dati letti per produrre il passaggio o il fallimento e testare i segnali completi.
La megafunzione ALTMEMPHY crea il percorso dati tra il dispositivo di memoria e il controller di memoria. La megafunzione è disponibile come prodotto autonomo o può essere utilizzata insieme al controller di memoria ad alte prestazioni Altera.
Quando si utilizza la megafunzione ALTMEMPHY come prodotto autonomo, utilizzarla con controller personalizzati o di terze parti.
Per i nuovi progetti, Altera consiglia di utilizzare un'interfaccia di memoria esterna basata su UniPHY, come i controller SDRAM DDR2 e DDR3 con UniPHY, controller QDR II e QDR II+ SRAM con UniPHY o controller RLDRAM II con UniPHY.
Informazioni sulla versione
La Tabella 15–1 fornisce informazioni su questa versione del controller SDRAM DDR3 con ALTMEMPHY IP.
Tavolo 15–1. Informazioni sul rilascio
| Articolo | Descrizione |
| Versione | 11.1 |
| Data di rilascio | Novembre 2011 |
| Codici di ordinazione | SDRAM IP/HPDDR (SDRAM DDR HPC) SDRAM IP/HPDDR2 (SDRAM DDR2 HPC) IP-HPMCII (HPC II) |
| ID prodotto | 00BE (SDRAM DDR) 00BF (SDRAM DDR2) 00C2 (SDRAM DDR3) 00CO (Megafunzione ALTMEMPHY) |
| ID fornitore | 6AF7 |
Altera verifica che la versione corrente del software Quartus® II compili la versione precedente di ciascuna funzione MegaCore. Le note di rilascio e gli Errata della libreria MegaCore IP riportano eventuali eccezioni a questa verifica. Altera non verifica la compilazione con versioni della funzione MegaCore precedenti a una versione. Per informazioni sui problemi relativi al controller ad alte prestazioni SDRAM DDR, DDR2 o DDR3 e alla megafunzione ALTMEMPHY in una particolare versione di Quartus II, fare riferimento alle note di rilascio del software Quartus II.
Supporto della famiglia di dispositivi
La Tabella 15–2 definisce i livelli di supporto del dispositivo per i core IP Altera.
Tabella 15–2. Livelli di supporto del dispositivo Altera IP Core
| Famiglie di dispositivi FPGA | Famiglie di dispositivi HardCopy |
| Supporto preliminare—Il core IP viene verificato con modelli di temporizzazione preliminari per questa famiglia di dispositivi. Il core IP soddisfa tutti i requisiti funzionali, ma potrebbe essere ancora in fase di analisi temporale per la famiglia di dispositivi. Può essere utilizzato nei progetti di produzione con cautela. | Compagno HardCopy—Il core IP viene verificato con modelli temporali preliminari per il dispositivo associato Hard Copy. Il core IP soddisfa tutti i requisiti funzionali, ma potrebbe essere ancora in fase di analisi temporale per la famiglia di dispositivi HardCopy. Può essere utilizzato nei progetti di produzione con cautela. |
| Supporto finale—Il core IP viene verificato con i modelli di temporizzazione finali per questa famiglia di dispositivi. Il core IP soddisfa tutti i requisiti funzionali e temporali per la famiglia di dispositivi e può essere utilizzato nei progetti di produzione. | Compilazione su copia cartacea—Il core IP viene verificato con i modelli di temporizzazione finali per la famiglia di dispositivi HardCopy. Il core IP soddisfa tutti i requisiti funzionali e temporali per la famiglia di dispositivi e può essere utilizzato nei progetti di produzione. |
La Tabella 15–3 mostra il livello di supporto offerto dai controller SDRAM DDR, DDR2 e DDR3 con ALTMEMPHY IP per le famiglie di dispositivi Altera.
Tabella 15–3. Supporto per la famiglia di dispositivi
| Famiglia di dispositivi | Protocollo | |
| DDR e DDR2 | DDR3 | |
| Arria®GX | Finale | Nessun supporto |
| Arria II GX | Finale | Finale |
| Ciclone® III | Finale | Nessun supporto |
| Ciclone III LS | Finale | Nessun supporto |
| Ciclone IV E | Finale | Nessun supporto |
| Ciclone IV GX | Finale | Nessun supporto |
| Copia cartacea II | Fare riferimento alla pagina Novità in Altera IP di Altera websito. | Nessun supporto |
| Stratix® II | Finale | Nessun supporto |
| Stratix II GX | Finale | Nessun supporto |
| Altre famiglie di dispositivi | Nessun supporto | Nessun supporto |
Caratteristiche
ALTMEMPHY Megafunzione
La Tabella 15–4 riassume il supporto delle funzionalità principali per la megafunzione ALTMEMPHY.
Tabella 15–4. ALTMEMPHY Supporto funzionalità megafunzione
| Caratteristica | DDR e DDR2 | DDR3 |
| Supporto per l'interfaccia Altera PHY (AFI) su tutti i dispositivi supportati. | ✓ | ✓ |
| Calibrazione iniziale automatizzata che elimina complicati calcoli di temporizzazione dei dati di lettura. | ✓ | ✓ |
| VoltagMonitoraggio e e temperatura (VT) che garantisce prestazioni massime stabili per le interfacce SDRAM DDR, DDR2 e DDR3. | ✓ | ✓ |
| Percorso dati autonomo che rende la connessione a un controller Altera o a un controller di terze parti indipendente dai percorsi temporali critici. | ✓ | ✓ |
| Interfaccia a tariffa intera | ✓ | — |
| Interfaccia a metà prezzo | ✓ | ✓ |
| Editor di parametri facile da usare | ✓ | ✓ |
Inoltre, la megafunzione ALTMEMPHY supporta i componenti SDRAM DDR3 senza livellamento:
- La megafunzione ALTMEMPHY supporta componenti SDRAM DDR3 senza livellamento per i dispositivi Arria II GX che utilizzano la topologia T per clock, indirizzo e bus di comando:
- Supporta più selezioni di chip.
- Il PHY della SDRAM DDR3 senza livellamento fMAX è di 400 MHz per le selezioni di chip singolo.
- Nessun supporto per pin DM (data-mask) per DIMM o componenti SDRAM DDR4 ×3, quindi selezionare No per Pin Drive DM da FPGA quando si utilizzano dispositivi ×4.
- La megafunzione ALTMEMPHY supporta solo interfacce SDRAM DDR3 a metà velocità.
Controller ad alte prestazioni II
La Tabella 15–5 riassume il supporto delle funzionalità principali per DDR, DDR2 e DDR3 SDRAM HPC II.
Tabella 15–5. Supporto alle funzionalità (parte 1 di 2)
| Caratteristica | DDR e DDR2 | DDR3 |
| Controller a metà tariffa | ✓ | ✓ |
| Supporto per AFI ALTMEMPHY | ✓ | ✓ |
| Supporto per l'interfaccia locale Avalon®Memory Mapped (Avalon-MM). | ✓ | ✓ |
Tabella 15–5. Supporto alle funzionalità (parte 2 di 2)
| Caratteristica | DDR e DDR2 | DDR3 |
| Gestione bancaria look-ahead configurabile con letture e scritture in ordine | ✓ | ✓ |
| Latenza additiva | ✓ | ✓ |
| Supporto per la lunghezza arbitraria del burst Avalon | ✓ | ✓ |
| Adattatore flessibile per burst di memoria integrato | ✓ | ✓ |
| Mappature configurabili degli indirizzi da locale a memoria | ✓ | ✓ |
| Configurazione runtime opzionale delle impostazioni del registro di dimensione e modalità e della temporizzazione della memoria | ✓ | ✓ |
| Aggiornamento automatico dell'array parziale (PASR) | ✓ | ✓ |
| Supporto per dispositivi SDRAM DDR3 standard del settore | ✓ | ✓ |
| Supporto opzionale per il comando di aggiornamento automatico | ✓ | ✓ |
| Supporto opzionale per il comando di spegnimento controllato dall'utente | ✓ | ✓ |
| Supporto opzionale per comando di spegnimento automatico con timeout programmabile | ✓ | ✓ |
| Supporto opzionale per i comandi di lettura e scrittura con precarica automatica | ✓ | ✓ |
| Supporto opzionale per l'aggiornamento del controller utente | ✓ | ✓ |
| Condivisione opzionale dell'orologio di più controller nel flusso di SOPC Builder | ✓ | ✓ |
| Funzione integrata di codifica di correzione degli errori (ECC) a 72 bit | ✓ | ✓ |
| Funzione ECC integrata, 16, 24 e 40 bit | ✓ | ✓ |
| Supporto per la scrittura di parole parziali con correzione automatica degli errori opzionale | ✓ | ✓ |
| SOPC Builder pronto | ||
| Supporto per la valutazione OpenCore Plus | ✓ | ✓ |
| Modelli di simulazione funzionale IP da utilizzare nel simulatore VHDL e Verilog HDL supportato da Altera | ✓ | ✓ |
Note alla Tabella 15–5:
- HPC II supporta valori di latenza additivi maggiori o uguali a tRCD-1, in unità di ciclo di clock (tCK).
- Questa funzione non è supportata con la SDRAM DDR3 con livellamento.
Funzionalità non supportate
La Tabella 15–6 riassume le funzionalità non supportate per le interfacce di memoria esterna basate su ALTMEMPHY di Altera.
Tabella 15–6. Funzionalità non supportate
| Protocollo di memoria | Caratteristica non supportata |
| SDRAM DDR e DDR2 | Simulazione temporale |
| Durata dello scoppio pari a 2 | |
| Burst parziale e burst non allineato in modalità ECC e non ECC quando i pin DM sono disabilitati | |
| Memoria DDR3 | Simulazione temporale |
| Burst parziale e burst non allineato in modalità ECC e non ECC quando i pin DM sono disabilitati | |
| Stratix III e Stratix IV | |
| Supporto DIMM | |
| Interfacce a tariffa intera |
Verifica MegaCore
Altera esegue numerosi test casuali e diretti con copertura di test funzionali utilizzando modelli Denali standard del settore per garantire la funzionalità dei controller SDRAM DDR, DDR2 e DDR3 con ALTMEMPHY IP.
Utilizzo delle risorse
Questa sezione fornisce informazioni sull'utilizzo tipico delle risorse per i controller di memoria esterna con ALTMEMPHY per le famiglie di dispositivi supportati. Queste informazioni sono fornite solo come linea guida; per dati precisi sull'utilizzo delle risorse, è necessario generare il proprio IP core e fare riferimento ai report generati dal software Quartus II.
La Tabella 15–7 mostra i dati sull'utilizzo delle risorse per la megafunzione ALTMEMPHY e il controller II ad alte prestazioni DDR3 per i dispositivi Arria II GX.
Tabella 15–7. Utilizzo delle risorse nei dispositivi Arria II GX (parte 1 di 2)
| Protocollo | Memoria Larghezza (bit) | Combinativo ALUT | Logica Registri | Memorie ALUT | M9K Blocchi | M144K Blocchi | Memor y (Bit) |
| Controllore | |||||||
| DDR3
(Metà tariffa) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Tabella 15–7. Utilizzo delle risorse nei dispositivi Arria II GX (parte 2 di 2)
| Protocollo | Memoria Larghezza (bit) | Combinativo ALUT | Logica Registri | Memorie ALUT | M9K Blocchi | M144K Blocchi | Memor y (Bit) |
| Controller+FIS | |||||||
| DDR3
(Metà tariffa) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
La Tabella 15–8 mostra i dati sull'utilizzo delle risorse per il controller DDR2 ad alte prestazioni e il controller più PHY, per configurazioni a velocità ridotta e a velocità intera per i dispositivi Arria II GX.
Tabella 15–8. Utilizzo delle risorse DDR2 nei dispositivi Arria II GX
| Protocollo | Memoria Larghezza (bit) | Combinativo ALUT | Logica Registri | Memorie ALUT | M9K Blocchi | M144K Blocchi | Memoria (Bit) |
| Controllore | |||||||
| DDR2
(Metà tariffa) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Tariffa piena) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Controller+FIS | |||||||
| DDR2
(Metà tariffa) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Tariffa piena) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
La Tabella 15–9 mostra i dati sull'utilizzo delle risorse per il controller DDR2 ad alte prestazioni e il controller più PHY, per configurazioni a velocità ridotta e a velocità intera per i dispositivi Cyclone III.
Tabella 15–9. Utilizzo delle risorse DDR2 nei dispositivi Cyclone III
| Protocollo | Memoria Larghezza (bit) | Logica Registri | Celle logiche | Blocchi M9K | Memoria (Bit) |
| Controllore | |||||
| DDR2
(Metà tariffa) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Tariffa piena) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Controller+FIS | |||||
| DDR2
(Metà tariffa) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Tariffa piena) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Requisiti di sistema
Il controller DDR3 SDRAM con ALTMEMPHY IP fa parte della libreria MegaCore IP, distribuita con il software Quartus II e scaricabile da Altera websito, www.altera.com.
Per i requisiti di sistema e le istruzioni di installazione, fare riferimento a Installazione e licenza del software Altera.
Installazione e licenza
La Figura 15–2 mostra la struttura delle directory dopo aver installato il controller SDRAM DDR3 con ALTMEMPHY IP, dove è la directory di installazione. La directory di installazione predefinita su Windows è c:\altera\ ; su Linux è /opt/altera .
Figura 15–2. Struttura delle directory
Hai bisogno di una licenza per la funzione MegaCore solo quando sei completamente soddisfatto delle sue funzionalità e prestazioni e desideri portare il tuo progetto in produzione.
Per utilizzare la DDR3 SDRAM HPC è possibile richiedere una licenza file dall'Altera web sito a www.altera.com/licensing e installalo sul tuo computer. Quando richiedi una licenza file, Altera ti invia tramite email un file License.dat file. Se non disponi di accesso a Internet, contatta il tuo rappresentante locale.
Per utilizzare DDR3 SDRAM HPC II, contattare il rappresentante di vendita locale per ordinare una licenza.
Valutazione gratuita
La funzionalità di valutazione OpenCore Plus di Altera è applicabile solo alla DDR3 SDRAM HPC. Con la funzione di valutazione OpenCore Plus, puoi eseguire le seguenti azioni:
- Simulare il comportamento di una megafunzione (funzione Altera MegaCore o AMPMegafunzione PSM) all'interno del tuo sistema.
- Verifica la funzionalità del tuo progetto, nonché valutane le dimensioni e la velocità in modo rapido e semplice.
- Genera una programmazione del dispositivo a tempo limitato files per progetti che includono funzioni MegaCore.
- Programma un dispositivo e verifica il tuo progetto nell'hardware.
Devi acquistare una licenza per la megafunzione solo quando sei completamente soddisfatto delle sue funzionalità e prestazioni e desideri portare il tuo progetto in produzione.
Comportamento di timeout di OpenCore Plus
La valutazione hardware OpenCore Plus può supportare le due modalità operative seguenti:
- Senza vincoli: la progettazione viene eseguita per un periodo di tempo limitato
- Tethered: richiede una connessione tra la scheda e il computer host. Se la modalità tethered è supportata da tutte le megafunzioni di un progetto, il dispositivo può funzionare per un periodo più lungo o indefinito
Tutte le megafunzioni di un dispositivo vanno in timeout contemporaneamente quando viene raggiunto il tempo di valutazione più restrittivo. Se in un progetto è presente più di una megafunzione, il comportamento di timeout di una megafunzione specifica potrebbe essere mascherato dal comportamento di timeout delle altre megafunzioni.
Per le funzioni MegaCore, il timeout senza vincoli è di 1 ora; il valore di timeout vincolato è indefinito.
Il tuo progetto smette di funzionare allo scadere del tempo di valutazione dell'hardware e l'output local_ready diventa basso.
Cronologia delle revisioni del documento
La Tabella 15–10 elenca la cronologia delle revisioni di questo documento.
Tabella 15–10. Cronologia delle revisioni dei documenti
| Data | Versione | Cambiamenti |
| Novembre 2012 | 1.2 | Numero del capitolo modificato da 13 a 15. |
| Giugno 2012 | 1.1 | Aggiunta l'icona Feedback. |
| Novembre 2011 | 1.0 | Informazioni sulla versione combinata, supporto della famiglia di dispositivi, elenco delle funzionalità ed elenco delle funzionalità non supportate per DDR, DDR2 e DDR3. |
Documenti / Risorse
 |
Controller SDRAM DDR2 ALTERA [pdf] Istruzioni Controller SDRAM DDR2, DDR2, controller SDRAM, controller |
