FPGA Bluetooth GOWIN serie GW1NRF
Copyright © 2019 Guangdong Gowin Semiconductor Corporation. Tutti i diritti riservati. , LittleBee e GOWIN sono marchi di Guangdong Gowin Semiconductor Corporation e sono registrati in Cina, US Patent and Trademark Office e in altri paesi. Tutte le altre parole e loghi identificati come marchi o marchi di servizio sono di proprietà dei rispettivi titolari. Nessuna parte di questo documento può essere riprodotta o trasmessa in qualsiasi forma o con qualsiasi mezzo, elettronico, meccanico, fotocopie, registrazione o altro, senza il previo consenso scritto di GOWINSEMI.
Disclaimer
GOWINSEMI non si assume alcuna responsabilità e non fornisce alcuna garanzia (espressa o implicita) e non è responsabile per eventuali danni causati all'hardware, software, dati o proprietà dell'utente derivanti dall'utilizzo dei materiali o della proprietà intellettuale, ad eccezione di quanto indicato nei Termini e condizioni di GOWINSEMI di vendita. GOWINSEMI può apportare modifiche al presente documento in qualsiasi momento senza preavviso. Chiunque faccia affidamento su questa documentazione deve contattare GOWINSEMI per la documentazione e gli errata correnti.
Cronologia delle revisioni
| Data | Versione | Descrizione |
| 11/12/2019 | 1.0E | Versione iniziale pubblicata. |
Scopo
Questo manuale contiene un'introduzione alla serie GW1NRF di
Prodotti Bluetooth FPGA insieme a una definizione dei pin, elenco dei numeri pin, distribuzione dei pin e diagrammi del pacchetto.
Le ultime guide per l'utente sono disponibili su GOWINSEMI Webluogo. Potete trovare i relativi documenti su www.gowinsemi.com:
- DS891, serie GW1NRF di prodotti Bluetooth FPGA Scheda tecnica
- UG290, Guida utente alla programmazione e configurazione dei prodotti Gowin FPGA
- UG893, serie GW1NRF di prodotti Bluetooth FPGA Package e Pinout
- Piedinatura UG892, GW1NRF-4B
Terminologia e abbreviazioni
La terminologia e le abbreviazioni utilizzate in questo manuale sono mostrate nella Tabella 1-1 di seguito.
Tabella 1-1 Abbreviazione e terminologia
| Terminologia e abbreviazioni | Nome e cognome |
| FPGA | Array di gate programmabile sul campo |
| SORSO | Sistema nel pacchetto |
| GPIO | I/O programmabile Gowin |
| QN48 | QFN48 |
| QN48E | QFN48E |
Supporto e feedback
Gowin Semiconductor fornisce ai clienti un supporto tecnico completo. Se hai domande, commenti o suggerimenti, non esitare a contattarci direttamente nei seguenti modi.
Websito: www.gowinsemi.com.cn
E-mail: support@gowinsemi.com
Sopraview
La serie GW1NRF di prodotti FPGA è la prima generazione di prodotti della famiglia LittleBee® e rappresenta una forma di SoC FPGA. La serie GW1NRF di prodotti FPGA integra un processore hardcore a 32 bit e supporta la radio Bluetooth 5.0 Low Energy. Hanno abbondanti unità logiche, IO, risorse B-SRAM e DSP integrate, modulo di gestione dell'alimentazione e modulo di sicurezza. La serie GW1NRF offre basso consumo energetico, istantanea, basso costo, non volatile, alta sicurezza, vari pacchetti e utilizzo flessibile.
Pacchetto senza PB
La serie GW1NRF di prodotti Bluetooth FPGA è priva di PB in linea con le direttive ambientali dell'UE ROHS. Le sostanze utilizzate nella serie GW1NRF di prodotti Bluetooth FPGA sono pienamente conformi agli standard IPC-1752.
Pacchetto, max. Informazioni I/O utente e LVDS Paris
Tabella 2-1 Pacchetto, max. Informazioni I/O utente e LVDS Paris
| Pacchetto | Passo (mm) | Dimensioni (mm) | GW1NRF-4B |
| QN48 | 0.4 | 6x6 | 25(4) |
| QN48E | 0.4 | 6x6 | 25(4) |
Nota!
- In questo manuale vengono utilizzate abbreviazioni per fare riferimento ai tipi di confezione. Vedi 1.3Terminologia e abbreviazioni.
- Per maggiori dettagli, vedere la scheda tecnica dei prodotti Bluetooth FPGA della serie GW1NRF.
- Il JTAGSEL_N e JTAG i pin non possono essere utilizzati come I/O contemporaneamente. I dati in questa tabella sono quando i quattro JTAG i pin (TCK, TDI, TDO e TMS) vengono utilizzati come I/O;
Pin di alimentazione
Tabella 2-2 Altri pin della serie GW1NRF
| VCC | VCCO0 | VCCO1 | VCCO2 |
| VCCO3 | VCCX | VSS |
Pin Quantità
Quantità di pin GW1NRF-4B
Tabella 2-3 Quantità di GW1NRF-4BPins
| Tipo di pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
|
I/O Single end / Coppia differenziale / LVDS1 |
BANCA0 | 9/4/0 | 9/4/0 |
| BANCA1 | 4/1/1 | 4/1/1 | |
| BANCA2 | 8/4/3 | 8/4/3 | |
| BANCA3 | 4/1/0 | 4/1/0 | |
| Massimo I/O utente 2 | 25 | 25 | |
| Coppia Differenziale | 10 | 10 | |
| Vero output LVDS | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO33 | 1 | 1 | |
| VCCO1/VCCO23 | 1 | 1 | |
| VSS | 2 | 1 | |
| MODALITÀ0 | 0 | 0 | |
| MODALITÀ1 | 0 | 0 | |
| MODALITÀ2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
Nota!
- Il numero di I/O single-end/differenziali/LVDS include pin CLK e pin di download;
- Il JTAGSEL_N e JTAG i pin non possono essere utilizzati come I/O contemporaneamente. I dati in questa tabella sono quando i quattro JTAG i pin (TCK, TDI, TDO e TMS) vengono utilizzati come I/O; Quando la modalità [2:0] = 001, JTAGSEL_N e i quattro JTAG i pin (TCK, TDI, TDO e TMS) possono essere utilizzati come GPIO contemporaneamente e il Max. I/O utente più uno.
- Multiplexing dei pin.
Definizioni dei pin
La posizione dei pin nella serie GW1NRF di prodotti Bluetooth FPGA varia a seconda dei diversi pacchetti. La Tabella 2-4 fornisce una panoramica dettagliataview di I/O utente, pin multifunzione, pin dedicati e altri pin.
Tabella 2-4 Definizione dei Pin nella serie GW1NRF di prodotti Bluetooth FPGA
| Nome pin | Entrata/uscita | Descrizione |
| Massimo I/O utente | ||
|
IO[Fine][Numero riga/colonna][A/B] |
Entrata/uscita |
[Fine] indica la posizione del pin, incluso L (sinistra) R (destra) B (in basso) e T (in alto) [Numero riga/colonna] indica il numero di riga/colonna del pin. Se [Fine] è T (in alto) o B(in basso), il pin indica il numero di colonna del corrispondente CFU. Se [Fine] è L(sinistra) o R(destra), il segnaposto indica il numero di riga della CFU corrispondente. [A/B] indica le informazioni sulla coppia di segnali differenziali. |
| Pin multifunzione | ||
|
IO[Fine][Numero riga/colonna][A/B]/MMM |
/MMM rappresenta una o più delle altre funzioni oltre ad essere I/O utente generico. Questi pin possono essere utilizzati come I/O utente quando il
le funzioni non vengono utilizzate. |
|
| RICONFIG_N | Io, debole interno
tirare su |
Avvia la nuova modalità GowinCONFIG quando le pulsazioni sono basse |
|
PRONTO |
Entrata/uscita |
Il livello alto indica che il dispositivo può essere attualmente programmato e configurato
Il livello basso indica che il dispositivo non può essere attualmente programmato e configurato |
|
FATTO |
Entrata/uscita |
Alto livello indica il successo del programma e della configurazione
Il livello basso indica che la programmazione e la configurazione sono incomplete o non riuscite |
|
FASTRD_N /D3 |
Entrata/uscita |
In modalità Mspi, FASTRD_N viene utilizzato come porta di velocità di accesso Flash. Basso indica la modalità di accesso al flash ad alta velocità; alto indica la modalità di accesso Flash normale.
Porta dati D3 in modalità CPU |
| MCL/D4 | Entrata/uscita | Uscita orologio MCLK in modalità Mspi Porta dati D4 in modalità CPU |
| MCS_N /D5 | Entrata/uscita | Abilita il segnale MCS_N in modalità Mspi, attivo-basso
Porta dati D5 in modalità CPU |
|
MI/D7 |
Entrata/uscita |
MISO in modalità Mspi: ingresso dati master/uscita dati slave
Porta dati D7 in modalità CPU |
|
MO / G6 |
Entrata/uscita |
MISO in modalità Mspi: output dati master/input dati slave
Porta dati D6 in modalità CPU |
|
SSPI_CS_N/D0 |
Entrata/uscita |
Abilita il segnale SSPI_CS_N in mod SSPI, attivo-basso, Pull up debole interno
Porta dati D0 in modalità CPU |
| COSÌ /D1 | Entrata/uscita | MISO in modalità Mspi: immissione dati master/dati slave |
Introduzione alla BANCA I/O
Ci sono quattro banchi I/O nella serie di prodotti FPGA GW1NRF. La distribuzione I/O BANK della serie GW1NRF di prodotti Bluetooth FPGA è mostrata nella Figura 2-1.
Figura 2-1GW1NRF serie di prodotti FPGA Bluetooth I/O Bank Distribution 
Questo manuale fornisce una panoramicaview della distribuzione view dei pin della serie GW1NRF di prodotti Bluetooth FPGA. I quattro banchi I/O che formano la serie GW1NRF di prodotti Bluetooth FPGA sono contrassegnati con quattro colori diversi.
Vari simboli vengono utilizzati per l'I/O dell'utente, l'alimentazione e la terra. I vari simboli e colori utilizzati per i vari pin sono definiti come segue:
” indica l'I/O in BANK0. Il colore del riempimento cambia con la BANCA;
” indica l'I/O in BANK1. Il colore del riempimento cambia con la BANCA;
” indica l'I/O in BANK2. Il colore del riempimento cambia con la BANCA;
” indica l'I/O in BANK3. Il colore del riempimento cambia con la BANCA;
” indica VCC, VCCX e VCCO. Il colore del riempimento non cambia;
” indica VSS, il colore di riempimento non cambia;
” indica NC;
” indica BLE, il colore di riempimento non cambia.
View della distribuzione dei pin
View della distribuzione dei pin GW1NRF-4B
View della distribuzione dei pin QN48
View della distribuzione dei pin QN48E
Diagrammi del pacchetto
Schema del pacchetto QN48 (6 mm x 6 mm) 
|
SIMBOLO |
MILLIMETRO | ||
| MINIMO | Nome | Massimo | |
| A | 0.75 | 0.85 | 0.85 |
| A1 | 0.02 | 0.05 | |
| b | 0.15 | 0.20 | 0.25 |
| c | 0.18 | 0.20 | 0.23 |
| D | 5.90 | 6.00 | 6.10 |
| D2 | 4.10 | 4.20 | 4.30 |
| e | 0.40 BSC | ||
| Ne | 4.40 BSC | ||
| Nd | 4.40 BSC | ||
| E | 5.90 | 6.00 | 6.10 |
| E2 | 4.10 | 4.20 | 4.30 |
| L | 0.35 | 0.40 | 0.45 |
| h | 0.30 | 0.35 | 0.40 |
| L/F 载尺寸
(milioni) |
177*177 | ||
Documenti / Risorse
 |
FPGA Bluetooth GOWIN serie GW1NRF [pdf] Guida utente UG893-1.0E, serie GW1NRF, FPGA Bluetooth, FPGA Bluetooth serie GW1NRF |
