scheda di accelerazione programmabile intel FPGA controller di gestione scheda N3000
Scheda di accelerazione programmabile Intel FPGA N3000 BMC Introduzione
Informazioni su questo documento
Fare riferimento alla Guida dell'utente per la gestione della scheda della scheda di accelerazione programmabile Intel FPGA N3000 per ulteriori informazioni sulle funzioni e le caratteristiche di Intel® MAX® 10 BMC e per comprendere come leggere i dati di telemetria su Intel FPGA PAC N3000 utilizzando PLDM su MCTP SMBus e I2C SMBus . È inclusa un'introduzione al root of trust (RoT) di Intel MAX 10 e all'aggiornamento remoto sicuro del sistema.
Sopraview
Intel MAX 10 BMC è responsabile del controllo, del monitoraggio e della concessione dell'accesso alle funzionalità della scheda. Intel MAX 10 BMC si interfaccia con i sensori integrati, l'FPGA e il flash e gestisce le sequenze di accensione/spegnimento, la configurazione dell'FPGA e il polling dei dati di telemetria. È possibile comunicare con il BMC utilizzando il protocollo PLDM (Platform Level Data Model) versione 1.1.1. Il firmware BMC è aggiornabile sul campo tramite PCIe utilizzando la funzione di aggiornamento del sistema remoto.
Caratteristiche di BMC
- Agisce come Root of Trust (RoT) e abilita le funzionalità di aggiornamento sicuro dell'Intel FPGA PAC N3000.
- Controlla gli aggiornamenti flash del firmware e dell'FPGA tramite PCIe.
- Gestisce la configurazione FPGA.
- Configura le impostazioni di rete per il dispositivo re-timer C827 Ethernet.
- Controlli Sequenza di accensione e spegnimento e rilevamento dei guasti con protezione dallo spegnimento automatico.
- Controlla l'alimentazione e resetta sulla scheda.
- Interfacce con sensori, flash FPGA e QSFP.
- Monitora i dati di telemetria (temperatura scheda, voltage e corrente) e fornisce un'azione protettiva quando le letture sono al di fuori della soglia critica.
- Segnala i dati di telemetria per ospitare BMC tramite PLDM (Platform Level Data Model) su MCTP SMBus o I2C.
- Supporta PLDM su MCTP SMBus tramite PCIe SMBus. 0xCE è un indirizzo slave a 8 bit.
- Supporta I2C SMBus. 0xBC è l'indirizzo slave a 8 bit.
- Accede agli indirizzi MAC Ethernet nella EEPROM e nella EEPROM FRUID (Field Replaceable Unit Identification).
Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche attuali in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi. *Altri nomi e marchi possono essere rivendicati come proprietà di altri.
Diagramma a blocchi di alto livello BMC
Radice di fiducia (RoT)
Intel MAX 10 BMC funge da Root of Trust (RoT) e abilita la funzione di aggiornamento remoto sicuro del sistema dell'Intel FPGA PAC N3000. Il RoT include funzionalità che possono aiutare a prevenire quanto segue:
- Caricamento o esecuzione di codice o progetti non autorizzati
- Operazioni di disturbo tentate da software senza privilegi, software con privilegi o BMC host
- Esecuzione non intenzionale di codice o progetti meno recenti con bug o vulnerabilità noti consentendo a BMC di revocare l'autorizzazione
Scheda di accelerazione programmabile Intel® FPGA Guida dell'utente del controller di gestione della scheda N3000
L'Intel FPGA PAC N3000 BMC applica anche diverse altre politiche di sicurezza relative all'accesso attraverso varie interfacce, oltre a proteggere il flash integrato attraverso la limitazione della velocità di scrittura. Fare riferimento alla Guida dell'utente per la sicurezza della scheda di accelerazione programmabile Intel FPGA N3000 per informazioni su RoT e funzioni di sicurezza dell'Intel FPGA PAC N3000.
Informazioni correlate
Scheda di accelerazione programmabile Intel FPGA N3000 Security Guida per l'utente
Aggiornamento remoto sicuro del sistema
Il BMC supporta Secure RSU per il firmware Intel MAX 10 BMC Nios® e l'immagine RTL e gli aggiornamenti dell'immagine Intel Arria® 10 FPGA con controlli di autenticazione e integrità. Il firmware Nios si occupa di autenticare l'immagine durante il processo di aggiornamento. Gli aggiornamenti vengono inviati tramite l'interfaccia PCIe all'FPGA Intel Arria 10 GT, che a sua volta li scrive sul master SPI FPGA Intel Arria 10 sullo slave SPI FPGA Intel MAX 10. Un'area flash temporanea chiamata stagL'area di ing memorizza qualsiasi tipo di bitstream di autenticazione attraverso l'interfaccia SPI. Il design BMC RoT contiene il modulo crittografico che implementa la funzione di verifica dell'hash SHA2 a 256 bit e la funzione di verifica della firma ECDSA 256 P 256 per autenticare le chiavi e l'immagine dell'utente. Il firmware Nios utilizza il modulo crittografico per autenticare l'immagine firmata dall'utente nel file stagzona di ing. Se l'autenticazione ha esito positivo, il firmware Nios copia l'immagine dell'utente nell'area flash dell'utente. Se l'autenticazione fallisce, il firmware Nios segnala un errore. Per informazioni sul RoT e sulle funzioni di sicurezza dell'Intel FPGA PAC N3000, fare riferimento alla Guida dell'utente per la sicurezza della scheda di accelerazione programmabile Intel FPGA N3000.
Informazioni correlate
Scheda di accelerazione programmabile Intel FPGA N3000 Security Guida per l'utente
Gestione della sequenza di alimentazione
La macchina a stati BMC Power sequencer gestisce le sequenze di accensione e spegnimento di Intel FPGA PAC N3000 per i casi limite durante il processo di accensione o il normale funzionamento. Il flusso di accensione di Intel MAX 10 copre l'intero processo, inclusi l'avvio di Intel MAX 10, l'avvio di Nios e la gestione della sequenza di alimentazione per la configurazione FPGA. L'host deve controllare le versioni di build sia di Intel MAX 10 che dell'FPGA, nonché lo stato di Nios dopo ogni ciclo di spegnimento e intraprendere le azioni corrispondenti nel caso in cui l'Intel FPGA PAC N3000 si imbatta in casi limite come un Intel MAX 10 o Errore di caricamento della build di fabbrica FPGA o errore di avvio di Nios. Il BMC protegge l'Intel FPGA PAC N3000 interrompendo l'alimentazione della scheda nelle seguenti condizioni:
- 12 V ausiliario o PCIe edge supply voltage è inferiore a 10.46 V
- La temperatura interna dell'FPGA raggiunge i 100°C
- La temperatura della scheda raggiunge gli 85 °C
Monitoraggio della scheda tramite sensori
L'Intel MAX 10 BMC monitora voltage, corrente e temperatura di vari componenti sull'Intel FPGA PAC N3000. L'host BMC può accedere ai dati di telemetria tramite PCIe SMBus. Il PCIe SMBus tra host BMC e Intel FPGA PAC N3000 Intel MAX 10 BMC è condiviso sia dall'endpoint PLDM su MCTP SMBus sia dallo slave I2C standard all'interfaccia Avalon-MM (sola lettura).
Monitoraggio della scheda tramite PLDM su MCTP SMBus
Il BMC su Intel FPGA PAC N3000 comunica con un server BMC tramite SMBus PCIe*. Il controller MCTP supporta PLDM (Platform Level Data Model) su stack MCTP (Management Component Transport Protocol). L'indirizzo slave dell'endpoint MCTP è 0xCE per impostazione predefinita. Può essere riprogrammato nella sezione corrispondente del flash FPGA Quad SPI esterno tramite modalità in-band, se necessario. L'Intel FPGA PAC N3000 BMC supporta un sottoinsieme dei comandi PLDM e MCTP per consentire a un server BMC di ottenere i dati del sensore come voltage, corrente e temperatura.
Nota:
È supportato l'endpoint PLDM (Platform Level Data Model) su MCTP SMBus. PLDM su MCTP tramite PCIe nativo non è supportato. Categoria dispositivo SMBus: il dispositivo "Fixed not Discoverable" è supportato per impostazione predefinita, ma tutte e quattro le categorie di dispositivi sono supportate e sono riconfigurabili sul campo. ACK-Poll è supportato
- Supportato con indirizzo slave predefinito SMBus 0xCE.
- Supportato con un indirizzo slave fisso o assegnato.
Il BMC supporta la versione 1.3.0 della specifica di base MCTP (Management Component Transport Protocol) (specifica DTMF DSP0236), la versione 1.1.1 dello standard PLDM per il monitoraggio e il controllo della piattaforma (specifica DTMF DSP0248) e la versione 1.0.0 del PLDM per il controllo e la scoperta dei messaggi (specifica DTMF DSP0240).
Informazioni correlate
Specifiche DMTF (Distributed Management Task Force) Per il collegamento a specifiche DMTF specifiche
Velocità dell'interfaccia SMBus
L'implementazione Intel FPGA PAC N3000 supporta le transazioni SMBus a 100 KHz per impostazione predefinita.
Supporto per la pacchettizzazione MCTP
Definizioni MCTP
- Il corpo del messaggio rappresenta il payload di un messaggio MCTP. Il corpo del messaggio può estendersi su più pacchetti MCTP.
- Il payload del pacchetto MCTP si riferisce alla parte del corpo del messaggio di un messaggio MCTP trasportato in un singolo pacchetto MCTP.
- L'unità di trasmissione si riferisce alla dimensione della porzione del payload del pacchetto MCTP.
Dimensioni dell'unità di trasmissione
- La dimensione dell'unità di trasmissione di base (unità di trasmissione minima) per MCTP è di 64 byte.
- Tutti i messaggi di controllo MCTP devono avere un payload del pacchetto che non sia più grande dell'unità di trasmissione di base senza negoziazione. (Il meccanismo di negoziazione per unità di trasmissione più grandi tra gli endpoint è specifico del tipo di messaggio e non è affrontato nella specifica MCTP Base)
- Qualsiasi messaggio MCTP la cui dimensione del corpo del messaggio è superiore a 64 byte deve essere suddiviso in più pacchetti per la trasmissione di un singolo messaggio.
Campi pacchetto MCTP
Campi pacchetto/messaggio generici
Set di comandi supportati
Comandi MCTP supportati
- Ottieni il supporto per la versione MCTP
- Informazioni sulla versione delle specifiche di base
- Informazioni sulla versione del protocollo di controllo
- Versione PLDM su MCTP
- Imposta l'ID dell'endpoint
- Ottieni l'ID dell'endpoint
- Ottieni l'UUID dell'endpoint
- Ottieni supporto per il tipo di messaggio
- Ottieni supporto per messaggi definiti dal fornitore
Nota:
Per il comando Get Vendor Defined Message Support, il BMC risponde con il codice di completamento ERROR_INVALID_DATA(0x02).
Comandi delle specifiche di base PLDM supportati
- ImpostaTID
- OttieniTID
- OttieniPLDMVersion
- OttieniPLDMTypes
- Ottieni comandi PLDM
PLDM supportato per il monitoraggio della piattaforma e i comandi delle specifiche di controllo
- ImpostaTID
- OttieniTID
- OttieniLetturaSensore
- Ottienisogliesensore
- Imposta soglie sensore
- OttieniPDRRepositoryInfo
- OttieniPDR
Nota:
Il core BMC Nios II esegue il polling di diversi dati di telemetria ogni 1 millisecondo e la durata del polling richiede circa 500~800 millisecondi, quindi il messaggio di risposta rispetto a un messaggio di richiesta corrispondente del comando GetSensorReading o GetSensorThresholds si aggiorna di conseguenza ogni 500~800 millisecondi.
Nota:
GetStateSensorReadings non è supportato.
Topologia e gerarchia PLDM
Record descrittori di piattaforma definiti
L'Intel FPGA PAC N3000 utilizza 20 Platform Descriptor Records (PDR). Intel MAX 10 BMC supporta solo PDR consolidati in cui i PDR non verranno aggiunti o rimossi dinamicamente quando QSFP è collegato e scollegato. Quando è scollegato, lo stato operativo del sensore verrà semplicemente segnalato come non disponibile.
Nomi dei sensori e handle di registrazione
A tutti i PDR viene assegnato un valore numerico opaco chiamato Record Handle. Questo valore viene utilizzato per accedere ai singoli PDR all'interno del repository PDR tramite GetPDR (specifica DTMF DSP0248). La tabella seguente è un elenco consolidato di sensori monitorati su Intel FPGA PAC N3000.
Nomi dei sensori PDR e record handle
| Funzione | Nome sensore | Informazioni sul sensore | PLDM | ||
| Sorgente di lettura del sensore (componente) | PDR
Maniglia di registrazione |
Soglie in PDR | Cambiamenti di soglia consentito tramite PLDM | ||
| Potenza di ingresso PAC Intel FPGA totale | Consiglio di amministrazione | Calcola dalle dita PCIe 12V Current e Voltage | 1 | 0 | NO |
| Dita PCIe 12 V Corrente | Corrente backplane 12 V | PAC1932 SENSO1 | 2 | 0 | NO |
| Dita PCIe 12 V voltage | Backplane da 12 V voltage | PAC1932 SENSO1 | 3 | 0 | NO |
| Vol. binario 1.2 Vtage | 1.2 V voltage | MAX10 ADC | 4 | 0 | NO |
| Vol. binario 1.8 Vtage | 1.8 V voltage | MASSIMO 10 ADC | 6 | 0 | NO |
| Vol. binario 3.3 Vtage | 3.3 V voltage | MASSIMO 10 ADC | 8 | 0 | NO |
| FPGA Nucleo voltage | FPGA Nucleo voltage | LTC3884 (U44) | 10 | 0 | NO |
| Corrente del nucleo FPGA | Corrente del nucleo FPGA | LTC3884 (U44) | 11 | 0 | NO |
| Temperatura interna dell'FPGA | Temperatura interna dell'FPGA | Diodo di temperatura FPGA tramite TMP411 | 12 | Avviso superiore: 90
Fatale superiore: 100 |
SÌ |
| Temperatura della scheda | Temperatura della scheda | TMP411 (U65) | 13 | Avviso superiore: 75
Fatale superiore: 85 |
SÌ |
| QSFP0 voltage | QSFP0 voltage | Modulo QSFP esterno (J4) | 14 | 0 | NO |
| QSFP0 Temperatura | QSFP0 Temperatura | Modulo QSFP esterno (J4) | 15 | Avviso superiore: valore impostato dal fornitore QSFP
Upper Fatal: valore impostato dal fornitore QSFP |
NO |
| Corrente 12V ausiliaria PCIe | 12 V ausiliario | PAC1932 SENSO2 | 24 | 0 | NO |
| PCIe Ausiliario 12V voltage | 12 V AUSILIARIOVoltage | PAC1932 SENSO2 | 25 | 0 | NO |
| QSFP1 voltage | QSFP1 voltage | Modulo QSFP esterno (J5) | 37 | 0 | NO |
| QSFP1 Temperatura | QSFP1 Temperatura | Modulo QSFP esterno (J5) | 38 | Avviso superiore: valore impostato dal fornitore QSFP
Upper Fatal: valore impostato dal fornitore QSFP |
NO |
| PKVL A Temperatura interna | PKVL A Temperatura interna | Chip PKVL (88EC055) (U18A) | 44 | 0 | NO |
| continua… | |||||
| Funzione | Nome sensore | Informazioni sul sensore | PLDM | ||
| Sorgente di lettura del sensore (componente) | PDR
Maniglia di registrazione |
Soglie in PDR | Cambiamenti di soglia consentito tramite PLDM | ||
| PKVL A Temperatura di Serdes | PKVL A Temperatura di Serdes | Chip PKVL (88EC055) (U18A) | 45 | 0 | NO |
| PKVL B Temperatura interna | PKVL B Temperatura interna | Chip PKVL (88EC055) (U23A) | 46 | 0 | NO |
| PKVL B Temperatura di Serdes | PKVL B Temperatura di Serdes | Chip PKVL (88EC055) (U23A) | 47 | 0 | NO |
Nota:
I valori Upper Warning e Upper Fatal per QSFP sono impostati dal fornitore QSFP. Fare riferimento alla scheda tecnica del fornitore per i valori. Il BMC leggerà questi valori di soglia e li riporterà. fpgad è un servizio che può aiutarti a proteggere il server da arresti anomali quando l'hardware raggiunge una soglia del sensore non recuperabile superiore o inferiore (chiamata anche soglia fatale). fpgad è in grado di monitorare ciascuno dei 20 sensori segnalati dal Board Management Controller. Per ulteriori informazioni, fare riferimento all'argomento Graceful Shutdown della Guida per l'utente dello stack di accelerazione Intel: scheda di accelerazione programmabile Intel FPGA N3000.
Nota:
I sistemi server OEM qualificati dovrebbero fornire il raffreddamento necessario per i tuoi carichi di lavoro. È possibile ottenere i valori dei sensori eseguendo il seguente comando OPAE come root o sudo: $ sudo fpgainfo bmc
Informazioni correlate
Intel Acceleration Stack Guida per l'utente: scheda di accelerazione programmabile Intel FPGA N3000
Monitoraggio della scheda tramite I2C SMBus
Lo slave I2C standard per l'interfaccia Avalon-MM (sola lettura) condivide il PCIe SMBus tra l'host BMC e Intel MAX 10 RoT. Intel FPGA PAC N3000 supporta l'interfaccia slave I2C standard e l'indirizzo slave è 0xBC per impostazione predefinita solo per l'accesso fuori banda. La modalità di indirizzamento byte è la modalità indirizzo offset a 2 byte. Ecco la mappa della memoria del registro dei dati di telemetria che è possibile utilizzare per accedere alle informazioni tramite i comandi I2C. La colonna della descrizione descrive come i valori del registro restituiti possono essere ulteriormente elaborati per ottenere i valori effettivi. Le unità possono essere Celsius (°C), mA, mV, mW a seconda del sensore letto.
Mappa della memoria del registro dei dati di telemetria
| Registro | Offset | Larghezza | Accesso | Campo | Valore predefinito | Descrizione |
| Temperatura della scheda | 0x100 | 32 | RO | [31:0] | 32:00000000 | TMP411(U65)
Il valore del registro è un numero intero con segno Temperatura = valore del registro * 0.5 |
| Avviso temperatura scheda alta | 0x104 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Il valore del registro è un numero intero con segno |
| Limite alto = valore di registro
* 0.5 |
||||||
| Temperatura scheda alta Letale | 0x108 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Il valore del registro è un numero intero con segno |
| Critico alto = valore di registro
* 0.5 |
||||||
| Temperatura interna dell'FPGA | 0x110 | 32 | RO | [31:0] | 32:00000000 | TMP411(U65)
Il valore del registro è un numero intero con segno |
| Temperatura = valore di registro
* 0.5 |
||||||
| Morire FPGA
Avviso temperatura alta |
0x114 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Il valore del registro è un numero intero con segno |
| Limite alto = valore di registro
* 0.5 |
||||||
| continua… | ||||||
| Registro | Offset | Larghezza | Accesso | Campo | Valore predefinito | Descrizione |
| FPGA Nucleo voltage | 0x13C | 32 | RO | [31:0] | 32:00000000 | LTC3884(U44)
Voltage(mV) = valore di registro |
| Corrente del nucleo FPGA | 0x140 | 32 | RO | [31:0] | 32:00000000 | LTC3884(U44)
Corrente(mA) = valore di registro |
| backplane 12v voltage | 0x144 | 32 | RO | [31:0] | 32:00000000 | Voltage(mV) = valore di registro |
| Corrente backplane 12v | 0x148 | 32 | RO | [31:0] | 32:00000000 | Corrente(mA) = valore di registro |
| 1.2v voltage | 0x14C | 32 | RO | [31:0] | 32:00000000 | Voltage(mV) = valore di registro |
| 12v Ausiliario Voltage | 0x150 | 32 | RO | [31:0] | 32:00000000 | Voltage(mV) = valore di registro |
| Corrente ausiliaria 12v | 0x154 | 32 | RO | [31:0] | 32:00000000 | Corrente(mA) = valore di registro |
| 1.8v voltage | 0x158 | 32 | RO | [31:0] | 32:00000000 | Voltage(mV) = valore di registro |
| 3.3v voltage | 0x15C | 32 | RO | [31:0] | 32:00000000 | Voltage(mV) = valore di registro |
| Consiglio di amministrazione | 0x160 | 32 | RO | [31:0] | 32:00000000 | Potenza(mW) = valore di registro |
| PKVL A Temperatura interna | 0x168 | 32 | RO | [31:0] | 32:00000000 | PKVL1(U18A)
Il valore del registro è un numero intero con segno Temperatura = valore di registro * 0.5 |
| PKVL A Temperatura di Serdes | 0x16C | 32 | RO | [31:0] | 32:00000000 | PKVL1(U18A)
Il valore del registro è un numero intero con segno Temperatura = valore di registro * 0.5 |
| PKVL B Temperatura interna | 0x170 | 32 | RO | [31:0] | 32:00000000 | PKVL2(U23A)
Il valore del registro è un numero intero con segno Temperatura = valore di registro * 0.5 |
| PKVL B Temperatura di Serdes | 0x174 | 32 | RO | [31:0] | 32:00000000 | PKVL2(U23A)
Il valore del registro è un numero intero con segno Temperatura = valore di registro * 0.5 |
I valori QSFP si ottengono leggendo il modulo QSFP e riportando i valori letti nell'apposito registro. Se il modulo QSFP non supporta il monitoraggio diagnostico digitale o se il modulo QSFP non è installato, ignorare i valori letti dai registri QSFP. Utilizzare lo strumento IPMI (Intelligent Platform Management Interface) per leggere i dati di telemetria tramite il bus I2C.
Comando I2C per leggere le temperature della scheda all'indirizzo 0x100:
Nel comando seguente:
- 0x20 è l'indirizzo del bus master I2C del tuo server che può accedere direttamente agli slot PCIe. Questo indirizzo varia con il server. Fare riferimento alla scheda tecnica del server per l'indirizzo I2C corretto del server.
- 0xBC è l'indirizzo slave I2C di Intel MAX 10 BMC.
- 4 è il numero di byte di dati letti
- 0x01 0x00 è l'indirizzo di registro della temperatura della scheda che è presentato nella tabella.
Comando:
ipmitool bus i2c=0x20 0xBC 4 0x01 0x00
Produzione:
01110010 00000000 00000000 00000000
Il valore di output in esadecimale è: 0x72000000 0x72 è 114 in decimale. Per calcolare la temperatura in Celsius moltiplicare per 0.5: 114 x 0.5 = 57 °C
Nota:
Non tutti i server supportano l'accesso diretto del bus I2C agli slot PCIe. Si prega di controllare la scheda tecnica del server per le informazioni di supporto e l'indirizzo del bus I2C.
Formato dati EEPROM
Questa sezione definisce il formato dei dati di MAC Address EEPROM e FRUID EEPROM ea cui possono accedere rispettivamente l'host e l'FPGA.
MAC-EEPROM
Al momento della produzione, Intel programma l'EEPROM dell'indirizzo MAC con gli indirizzi MAC del controller Ethernet Intel XL710-BM2. Intel MAX 10 accede agli indirizzi nella EEPROM dell'indirizzo MAC tramite il bus I2C. Scopri l'indirizzo MAC usando il seguente comando: $ sudo fpga mac
La EEPROM dell'indirizzo MAC contiene solo l'indirizzo MAC iniziale a 6 byte all'indirizzo 0x00h seguito dal conteggio dell'indirizzo MAC pari a 08. L'indirizzo MAC iniziale è stampato anche sull'etichetta adesiva sul retro del circuito stampato (PCB). Il driver OPAE fornisce i nodi sysfs per ottenere l'indirizzo MAC iniziale dalla seguente posizione: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Indirizzo MAC iniziale Esample: 644C360F4430 Il driver OPAE ottiene il conteggio dalla seguente posizione: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Conteggio MAC Esample: 08 Dall'indirizzo MAC iniziale, i restanti sette indirizzi MAC vengono ottenuti incrementando in sequenza il byte meno significativo (LSB) dell'indirizzo MAC iniziale di un conteggio di uno per ogni successivo indirizzo MAC. Indirizzo MAC successivo esampon:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Nota: Se si utilizza un ES Intel FPGA PAC N3000, la MAC EEPROM potrebbe non essere programmata. Se la MAC EEPROM non è programmata, il primo indirizzo MAC letto ritorna come FFFFFFFFFFFF.
Accesso EEPROM FRUID (Field Replaceable Unit Identification).
È possibile leggere solo la EEPROM FRUID (Field Replaceable Unit Identification) (0xA0) dal BMC host tramite SMBus. La struttura nella EEPROM FRUID si basa sulla specifica IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 marzo 2015, da cui deriva una struttura informativa della scheda. La FRUID EEPROM segue il formato di intestazione comune con Board Area e Product Info Area. Fare riferimento alla tabella seguente per quali campi nell'intestazione comune si applicano alla FRUID EEPROM.
Intestazione comune di FRUID EEPROM
Tutti i campi nell'intestazione comune sono obbligatori.
| Lunghezza del campo in byte | Descrizione campo | FRUID EEPROM Valore |
|
1 |
Formato intestazione comune versione 7:4 – riservato, scrivere come 0000b
3:0 – numero di versione del formato = 1h per questa specifica |
01h (Imposta come 00000001b) |
|
1 |
Offset iniziale area uso interno (in multipli di 8 byte).
00h indica che quest'area non è presente. |
00h (non presente) |
|
1 |
Offset iniziale dell'area informazioni telaio (in multipli di 8 byte).
00h indica che quest'area non è presente. |
00h (non presente) |
|
1 |
Offset iniziale area scheda (in multipli di 8 byte).
00h indica che quest'area non è presente. |
ore 01 |
|
1 |
Offset iniziale area info prodotto (in multipli di 8 byte).
00h indica che quest'area non è presente. |
0Ch |
|
1 |
Offset iniziale area MultiRecord (in multipli di 8 byte).
00h indica che quest'area non è presente. |
00h (non presente) |
| 1 | PAD, scrivi come 00h | ore 00 |
|
1 |
Checksum intestazione comune (checksum zero) |
F2h |
I byte di intestazione comuni vengono posizionati dal primo indirizzo della EEPROM. Il layout è simile alla figura seguente.
Schema a blocchi del layout della memoria EEPROM FRUID
Area della scheda EEPROM FRUID
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 1 | Board Area Format Version 7:4 – riservato, scrivere come 0000b 3:0 – numero di versione del formato | 0x01 | Impostare su 1h (0000 0001b) |
| 1 | Lunghezza area scheda (in multipli di 8 byte) | 0x0B | 88 byte (include 2 pad 00 byte) |
| 1 | Codice lingua | 0x00 | Impostare su 0 per l'inglese
Nota: Al momento non sono supportate altre lingue |
| 3 | Mfg. Date/Time: numero di minuti dalle 0:00 del 1/1/96.
Prima il byte meno significativo (little endian) 00_00_00h = non specificato (campo dinamico) |
0x10
0x65 0xB7 |
Differenza di orario tra le 12:00 del 1/1/96 e le 12:XNUMX
11/07/2018 è 12018960 minuti = b76510h – memorizzati in formato little endian |
| 1 | Byte di tipo/lunghezza del produttore della scheda | 0xD2 | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 010010b (18 byte di dati) |
| P | Byte del produttore della scheda | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
Intel® Corporation con codice ASCII a 8 bit + LATIN1 |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Scheda Prodotto Nome tipo/lunghezza byte | 0xD5 | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 010101b (21 byte di dati) |
| Q | Byte del nome del prodotto della scheda | 0X49
0X6E 0X74 0X65 0X6C 0XAA 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
Intel FPGA PAC N8 codificato ASCII + LATIN1 a 3000 bit |
| 1 | Numero di serie scheda tipo/lunghezza byte | 0xCC | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 001100b (12 byte di dati) |
| N | Byte del numero di serie della scheda (campo dinamico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
Codifica ASCII 8 bit + LATIN1
Le prime 1 cifre esadecimali sono OUI: 6 Le seconde 2 cifre esadecimali sono l'indirizzo MAC: 6 |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 0x30
0x30 0x30 0x30 |
Nota: Questo è codificato come example e deve essere modificato in un dispositivo reale
Le prime 1 cifre esadecimali sono OUI: 6C644 Le seconde 2 cifre esadecimali sono l'indirizzo MAC: 6AB00E Nota: Per identificare no FRUID programmato, impostare OUI e indirizzo MAC su "0000". |
||
| 1 | Numero parte scheda tipo/lunghezza byte | 0xCE | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 001110b (14 byte di dati) |
| M | Byte del numero di parte della scheda | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
ASCII a 8 bit + LATIN1 codificato con BOM ID.
Per una lunghezza di 14 byte, il numero di parte della scheda codificata esample è K82417-002 Nota: Questo è codificato come example e deve essere modificato in un dispositivo reale. Questo valore del campo varia a seconda del numero PBA della scheda. La revisione PBA è stata rimossa in FRUID. Questi ultimi quattro byte restituiscono uno spazio vuoto e sono riservati per un uso futuro. |
| 1 | FRU File Tipo di ID/lunghezza byte | 0x00 | ASCII 8 bit + LATIN1 codificato 7:6 – 00b
5:0 – 000000b (0 byte di dati) Il FRU File Il campo ID bytes che dovrebbe seguire questo non è incluso in quanto il campo sarebbe 'null'. Nota: FRU File byte di identificazione. Il FRU File Il campo della versione è un campo predefinito fornito come ausilio alla produzione per la verifica del file utilizzato durante la produzione o l'aggiornamento sul campo per caricare le informazioni FRU. Il contenuto è specifico del produttore. Questo campo è presente anche nell'area Info bacheca. Uno o entrambi i campi possono essere 'null'. |
| 1 | Tipo MMID/lunghezza byte | 0xC6 | Codifica ASCII 8 bit + LATIN1 |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 7:6 – 11b
5:0 – 000110b (6 byte di dati) Nota: Questo è codificato come example e deve essere modificato in un dispositivo reale |
|||
| M | byte MMID | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formato come 6 cifre esadecimali. Specifico esample in cell insieme a Intel FPGA PAC N3000 MMID = 999DXF.
Questo valore di campo varia con diversi campi SKU come MMID, OPN, PBN ecc. |
| 1 | C1h (tipo/lunghezza byte codificato per indicare che non ci sono più campi info). | 0xC1 | |
| Y | 00h – qualsiasi spazio rimanente inutilizzato | 0x00 | |
| 1 | Checksum dell'area del tabellone (zero checksum) | 0xB9 | Nota: Il checksum in questa tabella è un checksum zero calcolato per i valori utilizzati nella tabella. Deve essere ricalcolato per i valori effettivi di un Intel FPGA PAC N3000. |
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 1 | Product Area Format Version 7:4 – riservato, scrivere come 0000b
3:0 – numero di versione del formato = 1h per questa specifica |
0x01 | Impostare su 1h (0000 0001b) |
| 1 | Lunghezza dell'area del prodotto (in multipli di 8 byte) | 0x0Un | Totale di 80 byte |
| 1 | Codice lingua | 0x00 | Impostare su 0 per l'inglese
Nota: Al momento non sono supportate altre lingue |
| 1 | Produttore Nome tipo/lunghezza byte | 0xD2 | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 010010b (18 byte di dati) |
| N | Byte del nome del produttore | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
Intel Corporation codificata ASCII + LATIN8 a 1 bit |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nome prodotto tipo/lunghezza byte | 0xD5 | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 010101b (21 byte di dati) |
| M | Nome prodotto byte | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
Intel FPGA PAC N8 codificato ASCII + LATIN1 a 3000 bit |
| 1 | Tipo di numero di parte/modello del prodotto/lunghezza byte | 0xCE | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 001110b (14 byte di dati) |
| O | Byte del numero di parte/modello del prodotto | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
Codifica ASCII 8 bit + LATIN1
OPN per la scheda BD-NVV-N3000-1 Questo valore del campo varia a seconda delle diverse OPN Intel FPGA PAC N3000. |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| 1 | Byte di tipo/lunghezza della versione del prodotto | 0x01 | Binario a 8 bit 7:6 – 00b
5:0 – 000001b (1 byte di dati) |
| R | Byte della versione del prodotto | 0x00 | Questo campo è codificato come membro della famiglia |
| 1 | Tipo di numero di serie del prodotto/lunghezza byte | 0xCC | ASCII 8 bit + LATIN1 codificato 7:6 – 11b
5:0 – 001100b (12 byte di dati) |
| P | Byte del numero di serie del prodotto (campo dinamico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
Codifica ASCII 8 bit + LATIN1
Le prime 1 cifre esadecimali sono OUI: 6 Le seconde 2 cifre esadecimali sono l'indirizzo MAC: 6 Nota: Questo è codificato come example e deve essere modificato in un dispositivo reale. Le prime 1 cifre esadecimali sono OUI: 6C644 Le seconde 2 cifre esadecimali sono l'indirizzo MAC: 6AB00E Nota: Per identificare no FRUID programmato, impostare OUI e indirizzo MAC su "0000". |
| 1 | Risorsa Tag tipo/lunghezza byte | 0x01 | Binario a 8 bit 7:6 – 00b
5:0 – 000001b (1 byte di dati) |
| Q | Risorsa Tag | 0x00 | Non supportato |
| 1 | FRU File Tipo di ID/lunghezza byte | 0x00 | ASCII 8 bit + LATIN1 codificato 7:6 – 00b
5:0 – 000000b (0 byte di dati) Il FRU File Il campo ID bytes che dovrebbe seguire questo non è incluso in quanto il campo sarebbe 'null'. |
| continua… | |||
| Lunghezza del campo in byte | Descrizione campo | Valori del campo | Codifica del campo |
| Nota: FRU file byte di identificazione.
Il FRU File Il campo della versione è un campo predefinito fornito come ausilio alla produzione per la verifica del file utilizzato durante la produzione o l'aggiornamento sul campo per caricare le informazioni FRU. Il contenuto è specifico del produttore. Questo campo è presente anche nell'area Info bacheca. Uno o entrambi i campi possono essere 'null'. |
|||
| 1 | C1h (tipo/lunghezza byte codificato per indicare che non ci sono più campi info). | 0xC1 | |
| Y | 00h – qualsiasi spazio rimanente inutilizzato | 0x00 | |
| 1 | Area informazioni prodotto Checksum (zero checksum)
(Campo Dinamico) |
0x9D | Nota: il checksum in questa tabella è un checksum zero calcolato per i valori utilizzati nella tabella. Deve essere ricalcolato per i valori effettivi di un Intel FPGA PAC. |
Scheda di accelerazione programmabile Intel® FPGA Guida dell'utente del controller di gestione della scheda N3000
Cronologia delle revisioni
Cronologia delle revisioni per la scheda di accelerazione programmabile Intel FPGA Guida per l'utente del controller di gestione della scheda N3000
| Versione del documento | Cambiamenti |
| 2019.11.25 | Rilascio di produzione iniziale. |
Società Intel. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche correnti in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di informazioni, prodotti o servizi qui descritti, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.
*Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.
Documenti / Risorse
 |
scheda di accelerazione programmabile intel FPGA controller di gestione scheda N3000 [pdf] Guida utente Scheda di accelerazione programmabile FPGA Scheda N3000, controller di gestione, FPGA, scheda di accelerazione programmabile Scheda N3000, controller di gestione, controller di gestione scheda N3000, controller di gestione |
