Tecnologia lineare CIRCUITO DIMOSTRATIVO 1255 ADC 16-BIT 25OKSPS
DESCRIZIONE
L'LTC1606 è un ADC da 250 Ksps che assorbe solo 75 mW da un singolo alimentatore +5 V, mentre l'LTC1605 è un ADC da 100 Ksps che assorbe solo 55 mW da un singolo alimentatore +5 V. DC1255 può utilizzare entrambe le parti. Il testo seguente si riferisce all'LTC1606 ma si applica anche all'LTC1605 con sampconsiderazioni sulla frequenza di ling. Il circuito dimostrativo 1255 fornisce all'utente un mezzo per valutare le prestazioni dell'LTC1605/LTC1606 ed è destinato a dimostrare la messa a terra, il posizionamento delle parti, il routing e il bypass consigliati. Progettazione files per questo circuito sono disponibili. Chiama la fabbrica LTC.
PROCEDURA DI AVVIO RAPIDO
Collegare DC1255A a una scheda di raccolta dati USB ad alta velocità DC718B tramite il connettore J2. Collegare DC718B a un PC host tramite un cavo USB A/B standard. Applicare 7 V-9 V CC ai terminali 7 V-9 V e GND. Applicare +15 V e -15 V ai terminali indicati, se si desidera utilizzare il buffer interno (impostazione predefinita). Applicare una sorgente di segnale a basso jitter a J1. Come sorgente di clock, è possibile utilizzare il clock di bordo o un'onda sinusoidale o quadra a basso jitter da 250 kHz e 10 dBm sul connettore J3. Si noti che J3 ha una resistenza di terminazione da 50• a terra. Eseguire il software QuickEval-II (Pscope.exe versione K51 o successiva) fornito con DC718B o scaricarlo da www.linear.com.
IMPOSTARE
Alimentazione CC
DC1255 richiede 7-9 V CC a circa 24 mA e +/- 15 V per l'alimentazione amplifier U3. Se non si utilizza U3 (vedere il jumper JP1), non è necessario fornire +/-15 V. L'alimentazione 7-9 V CC alimenta l'ADC tramite un regolatore LT1761-5 che fornisce protezione contro la polarizzazione inversa accidentale. Vedere la Figura 1 per i dettagli di collegamento.
Sorgente dell'orologio
JP10 (CLK) determina se DC1255 è sincronizzato internamente (predefinito) o esternamente. Il clock interno è costituito da un oscillatore di clock ECS da 1 MHz, che è diviso da un contatore 74VHC161. Questo oscillatore può essere disattivato impostando JP9 (OSCEN) sulla posizione OFF. I jumper (JP4-JP7) impostano il rapporto di divisione del clock interno per l'ADC appropriato (LTC1605 o LTC1606). Vedere la tabella nella Figura 1 per le impostazioni dei jumper. Per un clock esterno, è necessario fornire un'onda sinusoidale o quadra a basso jitter da 10 dBm a J3. Si noti che J3 ha una resistenza di terminazione da 50 a terra. Pilotare questo ingresso con la logica sarà difficile. I fronti di salita lenti possono compromettere l'SNR del convertitore in presenza di altaampsegnali di ingresso a frequenza più elevata. La scheda demo incorpora un circuito di rilevamento dei bordi in La documentazione software completa è disponibile dal menu Aiuto. Gli aggiornamenti possono essere scaricati dal menu Strumenti. Controlla periodicamente gli aggiornamenti poiché potrebbero essere aggiunte nuove funzionalità. Il software Pscope dovrebbe riconoscere DC1255A e configurarsi automaticamente. Fai clic sul pulsante Raccogli (vedi Figura 2) per iniziare ad acquisire dati. A seconda della scheda utilizzata in precedenza da Pscope, potrebbe essere necessario premere Raccogli una seconda volta. Il pulsante Raccogli cambia quindi in Pausa, che può essere cliccato per interrompere l'acquisizione dati. la forma di un inverter (U14) seguito da un ritardo di 200 nsec, che alimenta, insieme alla sorgente di clock originale, una porta NAND a due ingressi (U7B). Ciò genererà un impulso basso attivo di circa 200 nsec all'ADC se il tempo alto del clock è maggiore di 200 nsec. In genere, per testare queste schede demo viene utilizzato un clock con ciclo di lavoro del 50% a 250 kHz. È possibile utilizzare impulsi con ciclo di lavoro più breve (attivo alto su J3) fino a un minimo di 40 nsec.
Uscita dati
I dati in uscita paralleli da questa scheda (0 V-3.3 V), se non collegati a DC718, possono essere acquisiti da un analizzatore logico e successivamente importati in un foglio di calcolo o in un pacchetto matematico, a seconda del tipo di elaborazione del segnale digitale desiderata.
Ponticelli BYTE e CS#
La scheda demo viene solitamente spedita con BYTE (JP3) e CS# (JP8) collegati a terra. Se si intende utilizzare questo dispositivo in un modo che coinvolge queste linee, è possibile utilizzare i jumper come mezzo per introdurre questi segnali da una fonte esterna.
Riferimento
JP2 consente di selezionare un riferimento on chip o un LT1019A-2.5 esterno (predefinito) come riferimento. Le specifiche di deriva tipiche del riferimento esterno sono simili al riferimento on chip, ma LT1019-2.5 ha massimi garantiti.
Ingresso analogico
La scheda demo viene spedita con JP1 nella posizione ''IN'', nel qual caso, l'ingresso amplifier è nel percorso del segnale. Con JP1 in posizione ''IN'', U3 (LT1468) fornisce un guadagno di 9 dB. Ciò consentirà a un generatore di segnale, con un livello di uscita RMS di 2.5 V, di pilotare il convertitore a piena scala. Questo amplifier non compromette le prestazioni SNR o di distorsione del convertitore. La densità di rumore in ingresso dell'LT1468 stesso è 5nV/•Hz. Nel circuito così come configurato, l'impedenza della rete di feedback e la ampcorrente di rumore in ingresso del convertitore contribuisce alla potenza del rumore; per produrre una densità di rumore riferita all'ingresso di 7.44 nV/•Hz. Con un guadagno di 2.82, questo produce 17 uV RMS di rumore nella larghezza di banda di 675 kHz imposta dal convertitore. Questo è un rapporto segnale/rumore di 112 dB a piena scala. Questo ovviamente non è verificabile all'uscita dell'ADC. Con JP1 nella posizione ''OUT'', l'impedenza di ingresso su J1 è 10 K•. Con JP1 nella posizione ''IN'', l'impedenza di ingresso è molto alta. Se J1 è azionato da un generatore destinato a pilotare un'impedenza di 50•, potresti voler usare un terminatore passante da 50•. Se si deve valutare una sorgente di impedenza più elevata, otterrai risultati migliori con ampli-fier nel percorso del segnale. Se si desidera valutare il amplificatore in guadagno unitario, rimuovere R5 o saldare un resistore di basso valore in parallelo con R16. Se si desidera valutare il amplificatore con guadagno più alto, puoi ridurre il valore di R5. Se usi resistori di qualità molto elevata, dovresti riuscire ad aumentare il guadagno a 50 prima che il rumore di fondo del convertitore aumenti in modo percettibile. Un voltagUn guadagno di 10 dovrebbe comportare un SNR tipico di 90 dB che scende a 89.9 dB. Un volumetagUn guadagno di 50 dovrebbe dare circa 88.7 dB, mentre un guadagno di 100 darebbe circa 86 dB SNR. La THD aumenterà, ma con un guadagno di 50, la THD dell'LT1468 è ancora tipicamente nell'intervallo di -90 dB.
Se il amplifier è configurato per un guadagno elevato, le differenze di potenziale di terra tra i vari strumenti sul banco di lavoro potrebbero sviluppare una componente differenziale all'ingresso della scheda demo. Potrebbe essere necessario un isolamento del trasformatore per produrre buoni risultati con un guadagno di 50.
Raccolta dati
Il sistema utilizzato per la raccolta dati potrebbe avere un effetto negativo sulle prestazioni della scheda demo, se produce una corrente di terra significativa attraverso la scheda demo. Questa scheda demo viene testata internamente duplicando il grafico FFT mostrato in basso a sinistra della pagina 6 della scheda tecnica LTC1606. Ciò comporta l'utilizzo di una sorgente di clock a basso jitter e 250 kHz per il clock di codifica, insieme a un generatore sinusoidale a basso rumore e bassa distorsione a una frequenza nell'intorno di 1 kHz. amplifier è ''IN'' per test in casa e il livello del segnale di ingresso è di circa -1 dBfs. La FFT mostrata nella scheda tecnica è una FFT a 4096 punti, con la frequenza di ingresso esattamente a 1037.5976 Hz. Questa frequenza è ''coerente'' (produce un numero intero di cicli della fondamentale all'interno della finestra) per una frequenza di clock di 250 kHz e un numero primo di cicli (17 cicli). Un numero primo di cicli integrali esercita il maggior numero possibile di codici di ingresso. Altre velocità di clock richiedono frequenze di ingresso diverse per s coerentiampling. Per calcolare la frequenza di ingresso f , per un dato sampfrequenza di ling fs, numero di sampPer il numero primo n e l'intero primo m, utilizzare la seguente formula.
Ci sono diversi scenari che possono produrre risultati fuorvianti quando si valuta un ADC. Uno che è comune è alimentare il convertitore con una frequenza, che è un sottomultiplo della sample rate, e che eserciterà solo un piccolo sottoinsieme dei possibili codici di output. Si noti inoltre che DC1255 non ha un filtro anti-aliasing.
Dopo il jumper JP1, c'è un filtro passa-basso di primo ordine da 800 kHz (R1 e C2). Questo non modifica in modo apprezzabile il punto —3dB del convertitore, che è in genere 675 kHz. Quindi, R1 e C2 non costituiscono un filtro anti-aliasing. Se si necessita di un filtro anti-aliasing nella propria valutazione, in genere dovrebbe essere posizionato prima dell'LT1468 o di qualsiasi filtro esterno. amplifier nel percorso del segnale. Se hai componenti di frequenza che sono sopra Nyquist (1/2 fs) e fino a e oltre 675 KHz, si ripiegheranno nella banda base DC-125 KHz e diventeranno indistinguibili dai segnali in questa banda.
Se non si dispone di un generatore di segnale in grado di raggiungere livelli di accuratezza di frequenza di ppm, è possibile utilizzare una FFT con windowing per ridurre la ''perdita'' o la diffusione della fondamentale, per ottenere un'approssimazione ravvicinata dei parametri di prestazione. Se un amplifier o sorgente di clock con scarso rumore di fase, il windowing non migliorerà l'SNR. La sorgente di segnale solitamente utilizzata per i test interni è un B&K 1051. La sorgente di clock interna è adeguata per la maggior parte delle applicazioni. Come con qualsiasi ADC ad alte prestazioni, questa parte è sensibile al layout. L'area immediatamente circostante l'ADC dovrebbe essere utilizzata come linea guida per il posizionamento e l'instradamento dei vari componenti associati all'ADC. Si dovrebbe anche prendere nota del piano di massa utilizzato nel layout di questa scheda.
CIRCUITO DIMOSTRATIVO 1255
Documenti / Risorse
 |
Tecnologia lineare CIRCUITO DIMOSTRATIVO 1255 ADC 16-BIT 25OKSPS [pdf] Guida utente 1255 16-BIT 25OKSPS ADC, CIRCUITO DIMOSTRATIVO |
