Kit Polar Fire FPGA Splash JESD204B Interfaccia autonoma
Nota applicativa
AN5978

Introduzione

(Fai una domanda)

Questo documento descrive come eseguire il progetto demo autonomo JESD204B sulla Polar Fire® Splash Board utilizzando l'applicazione GUI demo autonoma JESD204B. L'applicazione GUI è inclusa nel pacchetto insieme al progetto. files. Il progetto demo è un progetto di riferimento realizzato utilizzando i blocchi transceiver ad alta velocità Polar Fire e i core IP CoreJESD204BTX e CoreJESD204BRX. Funziona in modalità Loopback inviando i dati CoreJESD204BTX al core IP CoreJESD204BRX attraverso le corsie del transceiver, che sono ricollegate sulla scheda. Questa configurazione loopback facilita una demo dell'interfaccia JESD autonoma che non richiede convertitori analogico-digitali (ADC) o convertitori digitale-analogici (DAC).
I dispositivi Microchip Polar Fire sono dotati di blocchi transceiver ad alta velocità integrati in grado di gestire velocità di trasmissione dati comprese tra 250 Mbps e 12.5 Gbps. Il modulo transceiver (PF_XCVR) integra diversi blocchi funzionali per supportare più protocolli seriali ad alta velocità all'interno dell'FPGA. JESD204B è uno standard di interfaccia seriale ad alta velocità per convertitori di dati sviluppato dal comitato JEDEC. Lo standard JESD204B riduce il numero di ingressi e uscite dati tra i convertitori e i ricevitori ad alta velocità.
Microchip fornisce i core IP CoreJESD204BTX e CoreJESD204BRX che implementano le interfacce trasmettitore e ricevitore dello standard JESD204B. Questi core IP sono facili da integrare con i convertitori di dati basati su JESD204B per sviluppare applicazioni a banda larga come ricetrasmettitori per infrastrutture wireless, radio definite dal software, sistemi di imaging medicale, radar e comunicazioni sicure. Questi core IP supportano larghezze di collegamento da x1 a x4 e velocità di collegamento da 250 Mbps a 12.5 Gbps per corsia utilizzando le sottoclassi 0, 1 e 2.
Per maggiori informazioni sull'implementazione del design dell'interfaccia JESD204B e su tutti i blocchi e i core IP necessari istanziati in Libero® SoC, vedere Demo Design.

Il design dell'interfaccia autonoma JESD204B può essere programmato utilizzando una qualsiasi delle seguenti opzioni:

• Utilizzo del .job file: Per programmare il dispositivo utilizzando il file .job file fornito insieme al disegno files, vedere Programmazione del dispositivo tramite Flash Pro Express.
• Utilizzo di Libero SoC: per programmare il dispositivo utilizzando Libero SoC, vedere Esecuzione del progetto demo. Utilizzare questa opzione quando il progetto demo viene modificato.

Requisiti di progettazione

(Fai una domanda)

Nella tabella seguente sono elencate le risorse necessarie per eseguire la demo.
Tabella 1-1. Requisiti di progettazione

Requisito	Versione
Sistema operativo	Windows® 10 e 11
Hardware
Kit Polar Fire® Splash con dispositivo MPF300T-1FCG484E	Rev 2 o successiva
Software	Per tutte le versioni software necessarie per creare questo progetto di riferimento, vedere readme.txt file previsto nel disegno files.
FlashPro Express
Eseguibile GUI (fornito con il design files)
Libero® SoC

Prerequisiti

(Fai una domanda)

Prima di iniziare, procedere come segue:

• Scaricare e installare Libero® SoC (come indicato nel websito per questo progetto) sul PC host da Documentazione Libero SoC.
• Scarica il progetto dimostrativo fileda www.microchip.com/en-us/application-notes/an5978.
• Installare l'applicazione GUI eseguendo setup.exe file disponibile nel disegno filecartella: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Al termine dell'installazione, potrebbe essere richiesto di scaricare e installare FPGA_GUI_Pack, se non è già disponibile sul sistema.
• In alternativa, puoi scaricare e installare manualmente il Pacchetto FPGA_GUI_Microchip.

Importante: A Per valutare i tuoi progetti utilizzando il Polar Fire® Splash Kit è necessaria la licenza Libero® Gold.

Progettazione dimostrativa

(Fai una domanda)

Il progetto demo Polar Fire® JESD204B è stato sviluppato per interfacciare i convertitori di dati conformi allo standard JESD204B con i dispositivi Polar Fire. Il progetto funziona come segue:

1. Il blocco DATA_HANDLE_0 si interfaccia con la GUI. La GUI consente la selezione dell'input PRBS o waveform.
2. Il blocco DATA_HANDLE_0 inoltra la selezione di input al blocco DATA_GENERATOR_0, che genera e invia i dati di input corrispondenti al core IP CoreJESD204BTX.
3. Il core IP CoreJESD204BTX esegue le funzioni del trasmettitore JESD204B in base alla configurazione e trasmette i dati al core IP PF_XCVR (transceiver).
4. I dati codificati vengono ricevuti dal core IP CoreJESD204BRX perché le corsie TX e RX del blocco PF_XCVR sono sottoposte a loopback.
5. Il core IP CoreJESD204BRX esegue le funzioni del ricevitore JESD204B in base alla configurazione e trasmette i dati alla GUI per viewl'input selezionato.

Importante: Quando se sulla GUI viene selezionato un errore nei dati o un errore nel collegamento, il blocco generatore di errori genera tale errore e lo visualizza sulla GUI.
La figura seguente mostra l'implementazione hardware della demo dell'interfaccia JESD204B.

Figura 3-1. Diagramma a blocchi dell'implementazione hardware

3.1. Implementazione del progetto (Fai una domanda)
La figura seguente mostra l'implementazione del progetto Libero® della demo dell'interfaccia JESD204B.

Figura 3-2. Progettazione dell'interfaccia JESD204B

Nella tabella seguente sono elencati i segnali di ingresso e di uscita più importanti del progetto.
Tabella 3-1. Segnali di ingresso e uscita

Segnale	Descrizione
Segnali di ingresso
LANE0_RXD_P e LANE0_RXD_N	Ingressi differenziali del ricevitore del transceiver
ARST_N	Reset esterno ottenuto tramite l'interruttore a pulsante sulla scheda
RX	Ricevitore dell'interfaccia UART
REF_CLK_PAD_P_0 e RIF_CLK_PAD_N_0	Orologio di riferimento differenziale ottenuto dall'oscillatore di bordo da 125 MHz
SEL_IN[3:0]	Segnale mappato sui DIP 1, 2, 3 e 4 dell'interruttore a scorrimento DIP SW8 utilizzato per eseguire il debug del stato ed errori
Segnali di uscita
LANE0_TXD_P e LANE0_TXD_N	Uscite differenziali del trasmettitore transceiver
LED_OUT[7:0]	Segnale che indica se il collegamento è attivo o inattivo
TX	Trasmettitore dell'interfaccia UART

3.2. Configurazione IP (Fai una domanda)
La progettazione hardware per l'interfaccia JESD204B include i seguenti blocchi.
3.2.1 Gestione dei dati (Fai una domanda)
Il blocco data handle (DATA_HANDLE_0) riceve dalla GUI le informazioni sulla selezione dei dati in input e sulla generazione di errori di collegamento o di dati. Questo blocco invia anche alla GUI i dati in output ricevuti dal core CoreJESD204BRX e l'errore di stato dei dati o del collegamento. viewing.
3.2.2 Generatore di dati (Fai una domanda)
Il generatore di dati è dotato di un generatore PRBS e di un generatore di forme d'onda. Il generatore PRBS genera i pattern PRBS7, PRBS15, PRBS23 e PRBS31. Una modalità di inserimento errori implementata nel generatore PRBS inserisce un errore nella sequenza PRBS. Il generatore di forme d'onda genera forme d'onda sinusoidali, a dente di sega, triangolari e quadre. Il generatore di dati invia un pattern di test a 64 bit al core JESD204BTX, che successivamente trasmette i dati al transceiver.
3.2.3. PF_TPSRAM (Fai una domanda)
Esistono due istanze di blocchi PF_TPSRAM: il blocco PF_TPSRAM_C0 memorizza lo stato del collegamento JESD204B prima di inviarlo alla GUI. Il blocco PF_TPSRAM_C1 memorizza i dati ricevuti dal CoreJESD204BRX prima di inviarli alla GUI.
3.2.4 Generatore di errori (Fai una domanda)
Il blocco generatore di errori (ERR_GEN_0) genera errori di collegamento inviando dati casuali tra CoreJESD204BTX e PF_XCVR quando nella GUI viene selezionata la generazione di errori di collegamento.
3.2.5. PRBS_checker (Fai una domanda)
Il verificatore di dati riceve dati a 64 bit dal core IP CoreJESD204BRX e verifica la correttezza dei dati ricevuti. Genera un conteggio degli errori e un segnale di stato, che vengono trasmessi alla GUI per l'indicazione dello stato. Il verificatore di dati controlla esclusivamente le sequenze PRBS generate dal generatore di dati.
3.2.6. Debug LED (Fai una domanda)
Il blocco di debug LED (LED_DEBUG_BLK_0) esegue il debug dello stato del collegamento JESD204B e di altri errori. Quando il collegamento è attivo, i LED 1, 2, 3, 4, 5 e 6 si accendono, mentre i LED 7 e 8 sono spenti (con i DIP 1, 2, 3 e 4 impostati su basso sull'interruttore a scorrimento DIP SW8).
3.2.7 Init_monitor (Fai una domanda)
Quando il segnale DEVICE_INIT_DONE del blocco Init_monitor diventa alto, il transceiver è completamente configurato. Questo segnale viene combinato con il segnale ARST_N per ottenere il segnale di reset corretto per il progetto.
3.2.8. CORERESET_PF (Fai una domanda)
CoreReset_PF sincronizza i reset al dominio di clock specificato dall'utente. Questo garantisce che, mentre l'asserzione è asincrona, la negazione sia sincrona con il clock.
3.2.9. CoreJESD204BTX (Fai una domanda)
CoreJESD204BTX è l'interfaccia di trasmissione dello standard JEDEC JESD204B. Per questo progetto dimostrativo, questo core IP è configurato in Libero®, come mostrato nella figura seguente.

Figura 3-3. Configuratore CoreJESD204BTX

Per ulteriori informazioni su CoreJESD204BTX, vedere Manuale CoreJESD204BTX.
3.2.10. CoreJESD204BRX (Fai una domanda)
CoreJESD204BRX è l'interfaccia ricevente dello standard JEDEC JESD204B. Per questo progetto dimostrativo, questo core IP è configurato in Libero®, come mostrato nella figura seguente.
Nota: A view la configurazione completa, aprire il configuratore IP dall'interno del progetto.

Figura 3-4. Configuratore CoreJESD204BRX

Per ulteriori informazioni su CoreJESD204BRX, vedere Manuale CoreJESD204BRX.
3.2.11. Interfaccia del ricetrasmettitore (Fai una domanda)
Il transceiver ad alta velocità Polar Fire® (PF_XCVR) è un blocco IP rigido progettato per supportare velocità di trasmissione dati ad alta velocità comprese tra 250 Mbps e 12.5 Gbps. In questa demo, il blocco transceiver (PF_XCVR) è configurato in modalità 8b10b con un clock di riferimento Clock Data Recovery (CDR) di 125 MHz per supportare una velocità di trasmissione dati di 5.0 Gbps.
Il PLL di trasmissione Polar Fire (PF_TX_PLL) fornisce il clock di riferimento al ricetrasmettitore. Il clock di riferimento dedicato (PF_XCVR_REF_CLK) pilota il PF_TX_PLL per generare il clock di uscita desiderato per la velocità di trasmissione dati di 5.0 Gbps.
La figura seguente mostra la configurazione dell'interfaccia del ricetrasmettitore.
Nota: A view la configurazione completa, aprire il configuratore IP dall'interno del progetto.

Figura 3-5. Configuratore dell'interfaccia del ricetrasmettitore

Struttura dell'orologio

(Fai una domanda)

Nel progetto di riferimento sono presenti tre domini di clock:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

L'oscillatore a cristallo da 125 MHz integrato pilota il clock di riferimento XCVR, che fornisce il clock a DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 e C1 e DATA_HANDLE.
Importante: Se se si verifica una modifica nella velocità dei dati o nel clock di riferimento del transceiver, è necessario riconfigurare COREUART.
La figura seguente mostra la struttura del clock.
Figura 4-1. Struttura di clock

Ripristina struttura

(Fai una domanda)

Il segnale DEVICE_INIT_DONE e il segnale di reset esterno ARST_N sono mappati sul pin N4 dello Splash Kit.
Questi segnali avviano il ripristino del sistema (FABRIC_RESET_N) tramite il blocco res_syn_0.
Il segnale FABRIC_RESET_N dal blocco res_syn_0 fornisce un reset diretto ai seguenti moduli:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Inoltre, FABRIC_RESET_N è collegato al blocco sincronizzatore di reset, che distribuisce segnali di reset sincronizzati ai seguenti blocchi funzionali:

• prbs_checker
• DATA_HANDLE
• GENERATORE_DATI
• ERR_GEN
• LED_DEBUG_BLK
  L'uscita RX_RESET_N del modulo CoreJESD204BRX fornisce segnali di reset a:
• Ingresso LANE0_PCS_ARST_N del modulo PF_XCVR_0
• Blocco LED_DEBUG (EPCS_0_RX_RESET_N)

La figura seguente mostra la struttura di ripristino.
Figura 5-1. Struttura di ripristino

Simulazione del progetto Polar Fire® JESD204B

(Fai una domanda)
Per simulare il progetto, eseguire i seguenti passaggi:

1. Avvia Libero® e seleziona Progetto > Strumento ProfileS….
2. Nello strumento ProfileNella finestra, selezionare Sintesi e Simulazione nei riquadri Strumenti e selezionare i percorsi delle directory di installazione attive più recenti per questi due strumenti.

Per la simulazione, sfoglia il design files, creare un progetto Libero utilizzando gli script TCL forniti e fare clic su Simula come evidenziato nella Figura 6-2. Per ulteriori informazioni, vedere l'Appendice B: Esecuzione dello script TCL.
Viene fornito un banco di prova per simulare il pattern PRBS e la selezione della forma d'onda del JESD204B. La figura seguente mostra l'interazione tra il banco di prova e il progetto.
Figura 6-1. Interazione tra il testbench e la progettazione demo JESD204B

Il testbench genera la selezione di test per l'ingresso PRBS (PRBS7, PRBS15, PRBS23 e PRBS31) e l'ingresso della forma d'onda (onda sinusoidale, onda a dente di sega, onda triangolare e onda quadra). Monitora inoltre i segnali di stato di uscita JESD204B (SYNC_N, ALIGNED e CGS_ERR) per la verifica delle fasi JESD204B e i segnali di stato di uscita del verificatore PRBS O_BAD e O_ERROR[4:0].
Per simulare il progetto, nella scheda Flusso di progettazione, fare doppio clic su Simula in Verifica progetto pre-sintetizzato. L'opzione Simula è evidenziata nella figura seguente.

Figura 6-2. Simulazione del progetto

Quando la simulazione viene avviata, lo strumento di simulazione compila tutti i dati sorgente del progetto files, esegue la simulazione e configura la forma d'onda viewper mostrare i segnali di simulazione.
Nota: in alcuni casi, potrebbe apparire un messaggio che richiede la selezione di uno stimolo attivo prima di avviare la simulazione. Per risolvere questo problema, accedere alla Gerarchia degli Stimoli, fare clic con il pulsante destro del mouse su PF_JESD204B_SA_TOP_TB_8b (top.v) e selezionare Imposta come Stimolo Attivo, come mostrato nella figura seguente.
Figura 6-3. Imposta come stimolo attivo

6.1. Flusso di simulazione (Fai una domanda)
I seguenti passaggi descrivono il flusso di simulazione del testbench JESD204B:

1. All'avvio, il segnale NSYSRESET reimposta tutti i componenti.
2. Dopo l'inizializzazione del blocco transceiver, il segnale TB_RX_READY viene impostato su alto.
3. Il JESD204BRX invia una richiesta di sincronizzazione portando il pin TB_SYNC_N a livello basso.
4. Il blocco JESD204BRX controlla i k28.5 caratteri trasmessi dal blocco JESD204BTX.
5. La fase CGS e ILA inizia dopo che il segnale TB_SYNC_N è impostato su alto.
6. Il testbench verifica se il segnale CGS_ERR è basso o meno e completa la fase di sincronizzazione del gruppo di codice.
7. Il collegamento JESD204BRX imposta il segnale TB_SYNC_N su alto.
8. Dopo il completamento con successo della fase CGS, il blocco JESD204BTX avvia la corsia iniziale
   Sequenza di allineamento (ILA) mediante la trasmissione di quattro multi-frame nella seguente sequenza:
   – Primo frame a TB_TX_SOMF = 0x8
   – Secondo frame a TB_TX_SOMF = 0x2
   – Terzo frame a TB_TX_SOMF = 0x8
   – Quarto frame a TB_TX_SOMF = 0x2
9. Il collegamento JESD204BRX inizia a ricevere quattro multi-frame nella seguente sequenza:
   – Primo frame a TB_TX_SOMF = 0x8
   – Secondo frame a TB_TX_SOMF = 0x2
   – Terzo frame a TB_TX_SOMF = 0x8
   – Quarto frame a TB_TX_SOMF = 0x2
10. Il test di fase ILA viene superato se tutti i JESD204BRX DATA_OUT vengono ricevuti correttamente con allineamento dei frame.
11. Dopo aver completato con successo la fase ILA, il blocco JESD204BTX entra nella fase dati.
12. Nella fase dati, i seguenti dati vengono immessi nel blocco JESD204BTX: PRBS7, PRBS15, PRBS23 e PRBS31 utilizzando il generatore PRBS.
13. Il generatore di forme d'onda genera onde sinusoidali, quadre, a dente di sega e triangolari.
14. Il verificatore PRBS confronta il modello PRBS ricevuto con il modello PRBS previsto.
15. L'uscita della forma d'onda può essere viewed nella finestra di simulazione sulla selezione dell'onda corrispondente come mostrato nella Figura 6-5.
16. Se il controllo dati non rileva alcun errore, il testbench emette il messaggio TESTBENCH PASSED, che indica che la simulazione è riuscita. Se viene rilevato un errore, il testbench emette il messaggio TESTBENCH FAILED, che indica che il testbench non è riuscito.
    Mentre la simulazione è in esecuzione, è possibile visualizzare lo stato dei casi di test nella finestra Transcript di Model Sim, come mostrato nella figura seguente.

Figura 6-4. Finestra di trascrizione

Dopo la simulazione, la finestra Waveform visualizza le forme d'onda della simulazione come mostrato nella figura seguente.
Nota: Tu Potrebbero essere presenti alcuni avvisi nel registro. Questi compaiono perché la UART non viene utilizzata nella simulazione. La simulazione è focalizzata solo su JESD, mentre UART e RAM sono inclusi per scopi di interfaccia grafica.
Figura 6-5. Finestra della forma d'onda di simulazione

Impostazione della demo

(Fai una domanda)

Dopo aver generato il flusso di bit, è necessario programmare il dispositivo Polar Fire®. Per programmare il dispositivo Polar Fire, procedere come segue:

1. Assicurarsi che le impostazioni dei jumper sulla scheda siano le stesse elencate nella tabella seguente.
   Tabella 7-1. Impostazioni dei ponticelli

   Maglione	Descrizione	Predefinito
   J11	Chiudere i pin 1 e 2 per la programmazione tramite il chip FTDI. Aprire i pin 1 e 2 per la programmazione tramite un dispositivo FlashPro4 o FlashPro5 esterno.	Aprire
   J3	Jumper per selezionare il volume del coretage. Chiudere i pin 1 e 2 per 1.05 V. Aprire i pin 1 e 2 per 1.0 V.	Chiuso
   J10	Chiudere i pin 1 e 2 per la programmazione tramite la flash SPI esterna. Se J10 è aperto, consente la programmazione dello slave SPI tramite il chip FTDI.	Aprire

2. Collegare il cavo di alimentazione al connettore J2 sulla scheda.
3. Collegare il cavo USB dal PC host alla porta J1 (FTDI) sulla scheda.
4. Accendere la scheda utilizzando l'interruttore a scorrimento SW1.
   Quando la scheda è accesa, i LED di alimentazione da 1 a 4 si accendono. Per ulteriori informazioni sui LED della scheda Polar Fire Splash, consultare UG0786: Guida utente del kit Polar Fire FPGA Splash.
5. Nella scheda Libero Design Flow, fare doppio clic su Esegui azione PROGRAMMA.

A view il registro corrispondente file, vai alla scheda Report, fai clic con il pulsante destro del mouse su Esegui azione programma e seleziona View Rapporto.
Una volta programmato correttamente il dispositivo, viene visualizzato un segno di spunta verde, come mostrato nella figura seguente. Per informazioni su come eseguire la demo standalone di JESD204B, consultare la sezione Esecuzione della demo.

Figura 7-1. Programmazione del dispositivo completata

Programmazione del dispositivo tramite Flash Pro Express

(Fai una domanda)
Questa sezione descrive come programmare il dispositivo Polar Fire® con il processo di programmazione file utilizzando Flash Pro Express. Il .job file è disponibile al seguente disegno fileposizione della cartella: mpf_an5978_df/Programming_Filelavoro di alto livello.

Per programmare il dispositivo, eseguire i seguenti passaggi:

1. Sul PC host, avvia il software Flash Pro Express.
2. Per creare un nuovo progetto, fare clic su Nuovo o Nuovo progetto di lavoro da Flash Pro Express Job nel menu Progetto.
3. Immettere quanto segue nella finestra di dialogo Nuovo progetto di lavoro da lavoro Flash Pro Express:
   – Lavoro di programmazione file: fare clic su Sfoglia e passare alla posizione in cui si trova il lavoro file si trova e selezionare il fileIl percorso predefinito è: mpf_an5978_df/Programming_Filelavoro di alto livello.
   – Posizione del progetto di lavoro Flash Pro Express: fare clic su Sfoglia e andare alla posizione del progetto Flash Pro Express.
   Figura 8-1. Nuovo progetto di lavoro da Flash Pro Express Job
4. Fare clic su OK. La programmazione richiesta file è selezionato e pronto per essere programmato nel dispositivo.
5. Viene visualizzata la finestra Flash Pro Express, come mostrato nella figura seguente. Verificare che nel campo Programmatore sia presente un numero di programmatore. In caso contrario, verificare le connessioni della scheda e fare clic su Aggiorna/Riscansiona programmatori.
   Figura 8-2. Programmazione del dispositivo
6. Fare clic su ESEGUI. Quando il dispositivo è programmato correttamente, viene visualizzato lo stato RUN PASSED come mostrato nella figura seguente.
   Figura 8-3. FlashPro Express—ESECUZIONE SUPERATA
7. Chiudete Flash Pro Express o fate clic su Esci nella scheda Progetto.

Esecuzione della demo

(Fai una domanda)

Questa sezione descrive come utilizzare l'interfaccia grafica utente (GUI) JESD204B per eseguire la demo JESD204B sulla Polar Fire® Splash Board.
9.1. Installazione della GUI (Fai una domanda)
Per eseguire la demo, installare l'interfaccia grafica utente (GUI) JESD204B. L'interfaccia grafica utente consente di selezionare diversi pattern di test PRBS come input e visualizza i segnali di stato JESD204B e lo stato PRBS ricevuto dalla scheda.
La scheda Forma d'onda dell'interfaccia grafica utente (GUI) visualizza le forme d'onda di output ricevute dalla scheda per ciascuna forma d'onda selezionata come input.

Per installare la GUI, attenersi alla seguente procedura:

1. Installare l'applicazione JESD204B_GUI (setup.exe) dal seguente progetto filecartella: mpf_an5978_df/GUI.
2. Per avviare l'applicazione GUI, fare doppio clic sull'applicazione JESD204B_GUI dalla directory di installazione.

9.2. Esecuzione del progetto demo (Fai una domanda)
Per eseguire la demo JESD204B, procedere come segue:

1. Collegare i jumper e configurare la Polar Fire® Splash Board come descritto nei passaggi da 1 a 4 della sezione Configurazione della demo.
2. In Gestione dispositivi sul PC host, annotare la porta COM associata al convertitore seriale USB
   C. Per determinare la porta COM, controllare il campo Posizione nelle proprietà di ciascuna porta COM.
3. Nel menu Start del PC host, fare clic su JESD204B_GUI.
4. Dall'elenco delle porte COM, selezionare la porta COM identificata nel passaggio 2 e fare clic su Connetti, come mostrato nella figura seguente.
   Figura 9-1. Selezione della porta COM Importante: Porta i numeri possono variare. In questo esempioample, la porta COM 32 è la porta corretta da selezionare.
   Dopo aver effettuato correttamente la connessione, l'indicatore di connessione host diventa verde, come mostrato nella figura seguente.
   Figura 9-2. Connessione host riuscitaNella tabella seguente sono elencati i segnali di stato visualizzati nell'interfaccia utente grafica JESD204B.
   Tabella 9-1. Segnali di stato nell'interfaccia utente grafica JESD204B

   Segnale	Descrizione
   Connessione host	Mostra lo stato della comunicazione UART.
   Link Status	Mostra lo stato del collegamento di comunicazione tra TX e RX.
   SINCRONIZZAZIONE_N	Indica lo stato JESD204B.
   ALLINEATO	Indica che tutte le corsie del ricetrasmettitore sono allineate.
   RX VALID	Indica che i dati RX sono validi. In modalità 8b10b, indica che l'allineamento delle virgole è avvenuto e che il CDR è bloccato.
   Stato PRBS	Indica un errore PRBS.
   Conteggio errori	Fornisce il numero di errori verificatisi durante il controllo PRBS
   CGS_ERR	Indica un errore di sincronizzazione del gruppo di codice.
   NIT_ERR	Indica un errore "non nella tabella".
   ERR. DISP.	Indica un errore di disparità.
   LINK_CD_ERR	Indica una mancata corrispondenza dei dati di configurazione del collegamento.
   UCC_ERR	Indica un errore di "carattere di controllo imprevisto".

5. Dall'elenco Selezione input, selezionare il modello da trasmettere e fare clic su AVVIA, come mostrato nella figura seguente.
   Figura 9-3. Selezione del modelloIl pattern selezionato viene inviato tramite il collegamento di trasmissione seriale e ricevuto da CoreJESD204BRX, che verifica la presenza di errori. In qualsiasi momento, lo stato di JESD204B può essere monitorato utilizzando i segnali di stato sull'interfaccia grafica, come mostrato nella figura seguente.
   Figura 9-4. Stato del collegamento e stato JESD204B
6. Per generare un errore nei dati PRBS, fare clic su Genera errore dati.
   L'indicatore di stato PRBS diventa rosso e il campo Conteggio errori visualizza il numero di errori, come mostrato nella figura seguente.
   Figura 9-5. Errore nei dati
7. Fare clic su Cancella errore per cancellare gli errori nei dati PRBS e reimpostare lo stato PRBS.
   L'indicatore di stato PRBS diventa verde e il conteggio degli errori passa a 0, come mostrato nella figura seguente.
   Figura 9-6. Errore dati cancellato
8. Per generare un errore di collegamento tra CoreJESD204BTX e la corsia del transceiver, fare clic su Genera errore di collegamento.
   Gli indicatori Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR e CGS_ERROR diventano rossi, come mostrato nella figura seguente.
   Figura 9-7. Errore di collegamento
9. Per cancellare l'errore di collegamento, fare clic su Cancella errore.
   Gli indicatori di stato diventano verdi, come mostrato nella figura seguente.
   Figura 9-8. Cancella errore collegamento
10. Per modificare il modello, selezionare Triangolo dall'elenco Selezione input.
    Il pattern selezionato viene inviato tramite il collegamento di trasmissione seriale e ricevuto dal CoreJESD204BRX. In qualsiasi momento, è possibile monitorare lo stato del JESD204B tramite i segnali di stato sull'interfaccia grafica utente (GUI).
11. A view la forma d'onda ricevuta da CoreJESD204BRX, fare clic sulla scheda Forma d'onda, come mostrato nella figura seguente.
    Figura 9-9. Forma d'onda triangolare
12. Per terminare la demo, fare clic su Interrompi e chiudere l'interfaccia grafica.

Appendice A: Riferimenti

(Fai una domanda)

In questa sezione sono elencati i documenti che forniscono maggiori informazioni sullo standard JESD204B e sui core IP utilizzati nella progettazione demo.

• Per informazioni sullo standard di interfaccia JESD204B, visitare il sito JEDEC websito.
• Per informazioni sui blocchi del transceiver Polar Fire, PF_TX_PLL e PF_XCVR_REF_CLK, vedere Manuale utente del ricetrasmettitore Polar Fire Family.
• Per ulteriori informazioni su PF_TPSRAM (PF Micro SRAM), vedere Manuale d'uso del tessuto Polar Fire Family.
• Per ulteriori informazioni su CoreJESD204BTX, vedere Manuale CoreJESD204BTX.
• Per ulteriori informazioni su CoreJESD204BRX, vedere Manuale CoreJESD204BRX.
• Per maggiori informazioni su Libero, Model Sim e Simplify, vedere Microchip Libero SoC webpagina.

Appendice B: Esecuzione dello script TCL

(Fai una domanda)

Gli script TCL sono forniti nel design filecartella s nella directory HW. Se necessario, il flusso di progettazione può essere riprodotto dall'implementazione della progettazione fino alla generazione del lavoro filePer eseguire TCL, procedere come segue:

1. Avviare il software Libero®.
2. Selezionare Progetto > Esegui script....
3. Fare clic su Sfoglia e selezionare script.tcl dalla directory HW scaricata.
4. Fare clic su Esegui.

Dopo l'esecuzione corretta dello script TCL, il progetto Libero viene creato nella directory HW. Per ulteriori informazioni sugli script TCL, vedere mpf_an5978_df/HW/TCL_Script_readme.txt.
Per maggiori dettagli sui comandi TCL, consultare la Guida di riferimento ai comandi TCL. Per qualsiasi domanda riscontrata durante l'esecuzione dello script TCL, contattare il supporto tecnico.

Cronologia delle revisioni

(Fai una domanda)

La cronologia delle revisioni descrive le modifiche che sono state implementate nel documento. Le modifiche sono elencate per revisione, a partire dalla pubblicazione corrente.

Revisione	Data	Descrizione
A	08/2025	Di seguito è riportato l'elenco delle modifiche apportate alla revisione A del documento: • Il documento è stato migrato al modello Microchip. • Il numero del documento è stato aggiornato da 50200796 a DS00005978. • L'ID del documento è stato aggiornato da DG0796 a AN5978.
3.0	—	Questo documento è aggiornato rispetto alla versione Libero® SoC Polar Fire v2.2.
2.0	—	Questo documento è aggiornato rispetto alla versione Libero SoC Polar Fire v2.1.
1.0	—	La prima pubblicazione di questo documento.

Supporto FPGA per microchip

Il gruppo di prodotti Microchip FPGA supporta i propri prodotti con vari servizi di supporto, tra cui Servizio clienti, Centro assistenza tecnica clienti, a websito e uffici vendite in tutto il mondo.
Si consiglia ai clienti di visitare le risorse online di Microchip prima di contattare l'assistenza poiché è molto probabile che le loro domande abbiano già ricevuto risposta.
Contattare il Centro di assistenza tecnica tramite il websito all'indirizzo www.microchip.com/support. Indicare il numero di parte del dispositivo FPGA, selezionare la categoria del case appropriata e caricare il design files durante la creazione di un caso di supporto tecnico.
Contatta il servizio clienti per assistenza non tecnica sui prodotti, ad esempio prezzi dei prodotti, aggiornamenti dei prodotti, informazioni sull'aggiornamento, stato dell'ordine e autorizzazione.

• Dal Nord America, chiamare 800.262.1060
• Dal resto del mondo, chiamare il 650.318.4460
• Fax, da qualsiasi parte del mondo, 650.318.8044

Informazioni sul microchip

Marchi
Il nome e il logo "Microchip", il logo "M" e altri nomi, loghi e marchi sono marchi registrati e non registrati di Microchip Technology Incorporated o delle sue affiliate e/o sussidiarie negli Stati Uniti e/o in altri paesi ("Marchi Microchip"). Le informazioni relative ai Marchi Microchip sono disponibili all'indirizzo https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Note legali
Questa pubblicazione e le informazioni ivi contenute possono essere utilizzate solo con i prodotti Microchip, anche per progettare, testare e integrare i prodotti Microchip con l'applicazione. L'uso di queste informazioni in qualsiasi altro modo viola questi termini. Le informazioni relative alle applicazioni del dispositivo sono fornite solo per comodità dell'utente e possono essere sostituite da aggiornamenti. È tua responsabilità assicurarti che la tua applicazione soddisfi le tue specifiche. Contattare l'ufficio vendite Microchip locale per ulteriore supporto o ottenere ulteriore supporto all'indirizzo www.microchip.com/en-us/support/design-help/client-support-services.

QUESTE INFORMAZIONI SONO FORNITE DA MICROCHIP "COSÌ COME SONO". MICROCHIP NON RILASCIA ALCUNA DICHIARAZIONE O GARANZIA DI ALCUN TIPO, SIA ESSE ESPRESSE O IMPLICITE, SCRITTE O ORALI, STATUTARIE O ALTRO, RELATIVE ALLE INFORMAZIONI, INCLUSE, SENZA LIMITAZIONE, QUALSIASI GARANZIA IMPLICITA DI NON VIOLAZIONE, COMMERCIABILITÀ E IDONEITÀ PER UNO SCOPO PARTICOLARE, O GARANZIE RELATIVE ALLA SUA CONDIZIONE, QUALITÀ O PRESTAZIONI.
IN NESSUN CASO MICROCHIP SARÀ RITENUTA RESPONSABILE PER QUALSIASI PERDITA, DANNO, COSTO O SPESA INDIRETTA, SPECIALE, PUNITIVA, ACCIDENTALE O CONSEGUENTE DI QUALSIASI TIPO CORRELATA ALLE INFORMAZIONI O AL SUO UTILIZZO, COMUNQUE CAUSATA, ANCHE SE MICROCHIP È STATA INFORMATA DELLA POSSIBILITÀ O SE I DANNI SONO PREVEDIBILI. NELLA MISURA MASSIMA CONSENTITA DALLA LEGGE, LA RESPONSABILITÀ TOTALE DI MICROCHIP PER TUTTI I RECLAMI IN QUALSIASI MODO CORRELATI ALLE INFORMAZIONI O AL SUO UTILIZZO NON SUPERERÀ L'IMPORTO DELLE COMMISSIONI, SE PRESENTI, CHE AVETE PAGATO DIRETTAMENTE A MICROCHIP PER LE INFORMAZIONI.
L'uso dei dispositivi Microchip in applicazioni di supporto vitale e/o di sicurezza è interamente a rischio dell'acquirente, il quale accetta di difendere, indennizzare e tenere indenne Microchip da qualsiasi danno, reclamo, causa o spesa risultante da tale uso. Nessuna licenza viene trasferita, implicitamente o in altro modo, in base ai diritti di proprietà intellettuale di Microchip, salvo diversamente specificato.

Funzionalità di protezione del codice dei dispositivi a microchip
Si noti quanto segue in merito alla funzionalità di protezione del codice sui prodotti Microchip:

• I prodotti Microchip soddisfano le specifiche contenute nella rispettiva scheda tecnica Microchip.
• Microchip ritiene che la sua famiglia di prodotti sia sicura se utilizzata nel modo previsto, nel rispetto delle specifiche operative e in condizioni normali.
• Microchip valorizza e protegge in modo aggressivo i propri diritti di proprietà intellettuale. I tentativi di violare le funzionalità di protezione del codice dei prodotti Microchip sono severamente vietati e potrebbero violare il Digital Millennium Copyright Act.
• Né Microchip né altri produttori di semiconduttori possono garantire la sicurezza del proprio codice. La protezione del codice non significa che garantiamo che il prodotto sia “indistruttibile”.
  La protezione del codice è in continua evoluzione. Microchip è impegnata a migliorare continuamente le caratteristiche di protezione del codice dei nostri prodotti.

 Nota applicativa
© 2025 Microchip Technology Inc. e le sue sussidiarie
DS00005978A –

Documenti / Risorse

Kit FPGA Polar Fire Splash di MICROCHIP AN5978 [pdf] Guida utente Kit antispruzzo FPGA Polar Fire AN5978, AN5978, Kit antispruzzo FPGA Polar Fire, Kit antispruzzo FPGA Fire, Kit antispruzzo FPGA, Kit antispruzzo

Riferimenti

• Manuale d'uso