Microsemi UG0649 Controller video
Microsemi non fornisce alcuna garanzia, dichiarazione o garanzia in merito alle informazioni qui contenute o all'idoneità dei suoi prodotti e servizi per uno scopo particolare, né Microsemi si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi prodotto o circuito. I prodotti venduti ai sensi del presente documento e qualsiasi altro prodotto venduto da Microsemi sono stati soggetti a test limitati e non devono essere utilizzati insieme ad apparecchiature o applicazioni mission-critical. Eventuali specifiche di prestazione sono ritenute affidabili ma non sono verificate e l'Acquirente deve condurre e completare tutte le prestazioni e altri test dei prodotti, da solo e insieme, o installati in qualsiasi prodotto finale. L'Acquirente non farà affidamento su dati e specifiche o parametri di prestazione forniti da Microsemi. È responsabilità dell'Acquirente determinare autonomamente l'idoneità di eventuali prodotti e testare e verificare gli stessi. Le informazioni fornite da Microsemi di seguito sono fornite "così come sono, dov'è" e con tutti i difetti, e l'intero rischio associato a tali informazioni è interamente a carico dell'Acquirente. Microsemi non concede, in modo esplicito o implicito, a nessuna parte alcun diritto di brevetto, licenza o qualsiasi altro diritto di proprietà intellettuale, sia in relazione a tali informazioni stesse oa qualsiasi cosa descritta da tali informazioni. Le informazioni fornite in questo documento sono di proprietà di Microsemi e Microsemi si riserva il diritto di apportare modifiche alle informazioni contenute in questo documento oa qualsiasi prodotto e servizio in qualsiasi momento senza preavviso.
A proposito di Microsemi
Microsemi, una consociata interamente controllata di Microchip Technology Inc. (Nasdaq: MCHP), offre un portafoglio completo di semiconduttori e soluzioni di sistema per i mercati aerospaziale e della difesa, delle comunicazioni, dei data center e dell'industria. I prodotti includono circuiti integrati analogici a segnale misto ad alte prestazioni e resistenti alle radiazioni, FPGA, SoC e ASIC; prodotti per la gestione dell'energia; dispositivi di cronometraggio e sincronizzazione e soluzioni temporali precise, definendo lo standard mondiale per il tempo; dispositivi di elaborazione vocale; soluzioni RF; componenti discreti; soluzioni di storage e comunicazione aziendale, tecnologie di sicurezza e scalabile anti-tampaltri prodotti; soluzioni Ethernet; CI Power-over-Ethernet e midspan; oltre a funzionalità e servizi di progettazione personalizzati. Ulteriori informazioni su www.microsemi.com.
Cronologia delle revisioni
La cronologia delle revisioni descrive le modifiche che sono state implementate nel documento. Le modifiche sono elencate per revisione, a partire dalla pubblicazione corrente.
Revisione 7.0
Di seguito è riportato un riepilogo delle modifiche apportate alla revisione 7.0 di questo documento.
- Parametri di configurazione aggiornati, sezione pagina 5.
- Aggiornata la sezione Utilizzo delle risorse, pagina 8.
- Forma d'onda del banco di prova del controller del display aggiornata. Vedere la Figura 12, pagina 7.
Revisione 6.0
Di seguito è riportato un riepilogo delle modifiche apportate alla revisione 6.0 di questo documento.
- Aggiornata la sezione Introduzione, pagina 2.
- Aggiornato il diagramma a blocchi e il diagramma temporale del controller video.
- Tabelle aggiornate come ingressi e uscite del controller video, parametri di configurazione e rapporto sull'utilizzo delle risorse.
- Aggiornati i parametri di configurazione del banco di prova e alcune figure della sezione Banco di prova.
Revisione 5.0
Di seguito è riportato un riepilogo delle modifiche apportate alla revisione 5.0 di questo documento.
- Aggiornata la sezione Utilizzo delle risorse, pagina 8.
Revisione 4.0
Di seguito è riportato un riepilogo delle modifiche apportate alla revisione 4.0 di questo documento.
- Simulazione del banco di prova aggiornata, sezione pagina 6.
Revisione 3.0
Di seguito è riportato un riepilogo delle modifiche apportate alla revisione 3.0 di questo documento.
- Sezione Implementazione hardware aggiornata, pagina 3 con segnale di ingresso ddr_rd_video_length.
- Aggiornata la risoluzione del controllo del display a 4096 × 2160. Per ulteriori informazioni, vedere Ingressi e uscite, pagina 4.
- Aggiunta la sezione Simulazione banco di prova, pagina 6.
Revisione 2.0
Aggiornata Tabella 2, pagina 5 con il segnale g_DEPTH_OF_VIDEO_PIXEL_FROM_DDR. Per ulteriori informazioni vedere Parametri di configurazione, pagina 5 (SAR 76065).
Revisione 1.0
La revisione 1.0 è stata la prima pubblicazione di questo documento.
Introduzione
La scheda video genera segnali di sincronizzazione del display in base alla risoluzione del display. Genera segnali di sincronizzazione orizzontale e verticale, segnali attivi orizzontali e verticali, segnali di fine frame e segnali di abilitazione dati. Anche i dati video in ingresso vengono sincronizzati con questi segnali di sincronizzazione. I segnali di sincronizzazione insieme ai dati video possono essere inviati a una scheda DVI, HDMI o VGA che si interfaccia con il monitor.
La figura seguente mostra le forme d'onda del segnale di sincronizzazione.
Figura 1 • Forme d'onda del segnale di sincronizzazione
Implementazione hardware
La figura seguente mostra il diagramma a blocchi del controller del display.
Figura 2 • Diagramma a blocchi del controller del display
Il controller del display ha i seguenti due sottomoduli.
Generatore di segnali 1
Ha un contatore orizzontale e un contatore verticale. Il contatore orizzontale inizia a contare non appena il segnale ENABLE_I diventa alto e si azzera ogni volta che raggiunge il conteggio orizzontale totale (risoluzione orizzontale + portico anteriore orizzontale + portico posteriore orizzontale + larghezza di sincronizzazione orizzontale). Il contatore verticale inizia a contare dopo la fine della prima linea orizzontale e si azzera quando raggiunge il conteggio verticale totale (Risoluzione verticale + Portico anteriore verticale + Portico posteriore verticale + Larghezza sincronizzazione verticale).
Il segnale DATA_TRIGGER_O viene generato dal generatore di segnale 1 in base ai valori del contatore orizzontale e verticale.
Generatore di segnali 2
Ha anche un bancone orizzontale e uno verticale. Il contatore orizzontale inizia a contare quando EXT_SYNC_SIGNAL_I diventa alto e si azzera ogni volta che raggiunge il conteggio orizzontale totale (risoluzione orizzontale + portico anteriore orizzontale + portico posteriore orizzontale + larghezza di sincronizzazione orizzontale). Il contatore verticale inizia a contare quando il contatore orizzontale raggiunge per la prima volta il conteggio orizzontale totale. Il contatore verticale si azzera quando raggiunge il conteggio verticale totale (risoluzione verticale + portico anteriore verticale + portico posteriore verticale + larghezza di sincronizzazione verticale). I segnali H_SYNC_O, V_SYNC_O, H_ACTIVE_O, V_ACTIVE_O e DATA_ENABLE_O sono generati dal generatore di segnali2 in base ai valori del contatore orizzontale e verticale.
Ingressi e uscite
Porti
La tabella seguente elenca la descrizione delle porte di ingresso e di uscita. Tabella 1 • Ingressi e uscite del controller video
| Nome del segnale | Direzione | Larghezza | Descrizione |
| RESETN_I | Ingresso | 1 bit | Segnale di ripristino asincrono basso attivo da progettare |
| SYS_CLK_I | Ingresso | 1 bit | Orologio di sistema |
| ABILITA_I | Ingresso | 1 bit | Abilita il controller dello schermo |
| ENABLE_EXT_SYNC_I | Ingresso | 1 bit | Abilita la sincronizzazione esterna |
| EXT_SYNC_SIGNAL_I | Ingresso | 1 bit | Segnale di riferimento di sincronizzazione esterno. Viene utilizzato per compensare il ritardo generato dai blocchi intermedi. Le sue caratteristiche temporali dovrebbero corrispondere a quelle della risoluzione video (impostata utilizzando G_VIDEO_FORMAT) selezionata. |
| H_SYNC_O | Produzione | 1 bit | Impulso di sincronizzazione orizzontale attivo |
| V_SYNC_O | Produzione | 1 bit | Impulso di sincronizzazione verticale attivo |
| H_ACTIVE_O | Produzione | 1 bit | Periodo video attivo orizzontale |
| V_ACTIVE_O | Produzione | 1 bit | Periodo video attivo verticale |
| DATA_TRIGGER_O | Produzione | 1 bit | Trigger dati. Viene utilizzato per attivare l'operazione di lettura DDR |
| FRAME_END_O | Produzione | 1 bit | Diventa alto per un clock dopo la fine di ogni frame |
| DATA_ENABLE_O | Produzione | 1 bit | Abilitazione dati per HDMI |
| H_RES_O | Produzione | 16 bit | Risoluzione orizzontale |
Parametri di configurazione
Nella tabella seguente è riportata la descrizione dei parametri di configurazione generici utilizzati nell'implementazione hardware del controller video, che possono variare in base ai requisiti dell'applicazione.
Diagrammi di temporizzazione
Simulazione del banco di prova
Viene fornito un banco di prova per verificare la funzionalità del controller del display. Nella tabella seguente sono elencati i parametri che possono essere configurati.
I passaggi seguenti descrivono come simulare il core utilizzando il testbench.
- Nella finestra Flusso di progettazione SoC Libero, espandere Crea progetto, fare doppio clic su Crea testbench SmartDesign o fare clic con il pulsante destro del mouse su Crea testbench SmartDesign e fare clic su Esegui per creare un testbench SmartDesign. Vedere la figura seguente.
- Immettere un nome per il nuovo testbench SmartDesign nella finestra di dialogo Crea nuovo testbench SmartDesign e fare clic su OK come mostrato nella figura seguente.
Viene creato un banco di prova SmartDesign e viene visualizzata un'area di disegno a destra del riquadro Flusso di progettazione. - Nel Catalogo SoC Libero (View > Windows > Catalogo), espandere Solutions-Video e trascinare e rilasciare il core del Display Controller sul canvas del testbench di SmartDesign, come mostrato nella figura seguente.
- Selezionare tutte le porte, fare clic con il pulsante destro del mouse e selezionare Promuovi al livello principale, come mostrato nella figura seguente.
- Fare clic su Genera componente dalla barra degli strumenti SmartDesign, come mostrato nella figura seguente
- Nella scheda Gerarchia degli stimoli, fare clic con il pulsante destro del mouse su display_controller_test (display_controller_tb.vhd) testbench
Lo strumento ModelSim appare con il banco prova file caricato su di esso come mostrato nella figura seguente
Se la simulazione viene interrotta a causa del limite di tempo di esecuzione nel DO file, utilizzare il comando run -all per completare la simulazione. Una volta completata la simulazione, l'immagine di output del banco di prova file appare nella cartella della simulazione (View > Files > simulazione). Per ulteriori informazioni sull'aggiornamento dei parametri del banco di prova, vedere la Tabella 3, pagina 6.
Utilizzo delle risorse
Il controller del display è implementato nell'FPGA system-on-chip (SoC) SmartFusion2 e IGLOO2 (pacchetto M2S150T-1FC1152) e nell'FPGA PolarFire (pacchetto MPF300TS – 1FCG1152E). La tabella seguente elenca le risorse utilizzate dall'FPGA quando G_VIDEO_FORMAT = 1920×1080 e G_PIXELS_PER_CLK = 1.
| Risorsa | Utilizzo |
| DFF | 79 |
| 4LUT | 150 |
| LSRAM | 0 |
| MATEMATICA | 0 |
| Risorsa | Utilizzo |
| DFF | 79 |
| 4LUT | 149 |
| RAM1Kx18 | 0 |
| RAM64x18 | 0 |
| MACC | 0 |
Sede Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA
Negli USA: +1 Numero di telefono: 800-713-4113 Fuori dagli USA: +1 Numero di telefono: 949-380-6100 Vendite: +1 Numero di telefono: 949-380-6136
Fax: +1 Numero di telefono: 949-215-4996
E-mail: sales.support@microsemi.com www.microsemi.com
2019 Microsemi, una consociata interamente controllata da Microchip Technology Inc. Tutti i diritti riservati. Microsemi e il logo Microsemi sono marchi registrati di Microsemi Corporation. Tutti gli altri marchi commerciali e marchi di servizio appartengono ai rispettivi proprietari.
Documenti / Risorse
 |
Microsemi UG0649 Controller video [pdf] Guida utente Controller video UG0649, Controller video UG0649, Controller |
