Scheda di sviluppo NXP AN14721

Informazioni sul prodotto

Specifiche

• Nome prodotto: TRDC nei dispositivi i.MX
• Numero modello: AN14721
• Produttore: NXP Semiconductors
• Componenti: Domain Assignment Controller (DAC), Memory Block Checker (MBC), Memory Region Checker (MRC)

Informazioni sul documento

Informazioni	Contenuto
Parole chiave	AN14721, i.MX, TRDC, isolamento delle risorse, sicurezza
Astratto	L'isolamento delle risorse gioca un ruolo importante nella sicurezza funzionale e nella protezione. In termini di sicurezza funzionale, l'isolamento delle risorse può ridurre l'impatto dei guasti tra i diversi domini. In termini di sicurezza, l'isolamento delle risorse può proteggere i dati sensibili.

Introduzione

L'isolamento delle risorse gioca un ruolo importante nella sicurezza funzionale e nella protezione. In termini di sicurezza funzionale, l'isolamento delle risorse può ridurre l'impatto dei guasti tra diversi domini. In termini di sicurezza, l'isolamento delle risorse può proteggere i dati sensibili. A partire dai chip delle serie i.MX 8ULP e i.MX 9 di NXP, esistono due meccanismi di isolamento delle risorse: uno è il metodo di progettazione hardware MIX e l'altro è il metodo di isolamento logico Trusted Resource Domain Controller (TRDC). Nella progettazione hardware del SoC, i chip i.MX 9 sono suddivisi in più MIX. Ad esempioample, i.MX 95 contiene AONMIX, ANAMIX, WAKEUPMIX e altri. Tutti i MIX
sono separati l'uno dall'altro sul die perché progettati come moduli separati e integrati a livello di SoC. Un guasto in un MIX non rilevante per la sicurezza non influisce direttamente sul MIX rilevante per la sicurezza. Contribuisce al raggiungimento della sicurezza funzionale. Tuttavia, il design del MIX è fisso in termini di hardware e le risorse hardware all'interno di ciascun MIX non possono essere modificate. Il TRDC fornisce un metodo più flessibile di isolamento delle risorse, che può essere personalizzato e configurato dagli sviluppatori per implementare qualsiasi policy di accesso alle risorse.

Motivazione

Il Trusted Resource Domain Controller (TRDC) è composto da tre parti: Domain Assignment Controller (DAC), Memory Block Checker (MBC) e Memory Region Checker (MRC). I ruoli e le funzioni di queste tre parti nel processo di accesso alle risorse sono illustrati nella Figura 1.

Quando un master specifico accede a una determinata risorsa, il processo di accesso può essere suddiviso nei seguenti passaggi:

1. Il Domain Assignment Controller (DAC) assegna attributi al master, tra cui l'ID di dominio (DID), la modalità privilegiata e lo stato di sicurezza.
2. Il segnale di accesso master raggiunge il Memory Block Checker (MBC) o il Memory Region Checker (MRC) tramite il bus di sistema.
3. MBC o MRC controlla se i permessi di accesso sono in linea con la configurazione in base agli attributi master e ai tipi di accesso (lettura, scrittura, esecuzione).
4. Se le autorizzazioni sono concesse dalla configurazione, l'accesso ha esito positivo. In caso contrario, l'accesso viene negato.

DAC
Il Domain Assignment Controller (DAC) viene utilizzato principalmente per assegnare attributi al master. Un master è un bus master in grado di emettere transazioni dati, che possono essere classificate in processori e non processori, come Arm Cortex A55 (CA55), Arm Cortex M33 (CM33), DMA e così via.

Vengono assegnati tre attributi:

1. DID (ID dominio)
   Il DID è un attributo per la suddivisione dei domini logici. I master con lo stesso DID sono master all'interno dello stesso dominio. L'intervallo del DID è compreso tra 0 e 15. Ogni master ha un DID predefinito, che può essere ottenuto dai rispettivi manuali di riferimento SoC.
2. Modalità privilegiata
   Nel sistema Arm, tutte le modalità, tranne la modalità utente, sono modalità privilegiate. Il DAC può riconfigurare questo attributo del master, ad esempio impostandolo su "Utente" o "Privilegiato", oppure utilizzare direttamente l'attributo del master.
3. Stato sicuro
   Lo stato di sicurezza deriva dalla tecnologia Arm TrustZone, che include gli stati "sicuro" e "non sicuro". Il DAC può anche configurare questo attributo del master, come "sicuro" o "non sicuro", oppure utilizzare direttamente l'attributo del master.
   Quando il segnale di accesso master viene elaborato dal DAC e dal DID, vengono determinati la modalità di privilegio e lo stato di sicurezza per il master.

MBC
Il Memory Block Checker (MBC) viene utilizzato principalmente per verificare i diritti di accesso alle risorse interne. Le risorse interne includono la memoria e le periferiche, come AIPS, OCRAM e così via. Ogni risorsa è suddivisa in più blocchi di risorse secondo una granularità fissa. Il meccanismo MBC è illustrato nella Figura 2.

Il principio del controllo degli accessi è il seguente:

1. Configurare un set di Global Access Control (GLBAC).
   Sono disponibili otto GLBAC. Ogni GLBAC contiene impostazioni di autorizzazione per 12 diverse combinazioni di modalità di accesso, tra cui: sicuro/non sicuro, privilegiato/utente, lettura/scrittura/esecuzione.
2. Per il blocco di una determinata risorsa, selezionare un determinato GLBAC per ciascun DID.
3. In base agli attributi master e GLBAC, l'MBC verifica l'autorizzazione di accesso master.
4. Se l'autorizzazione è concessa dalla configurazione, l'accesso ha esito positivo. In caso contrario, l'accesso viene negato.

MRC
Il Memory Region Checker (MRC) viene utilizzato per verificare i diritti di accesso delle risorse esterne. Le risorse esterne sono solitamente la memoria esterna, come DRAM, FlexSPI e altre. Queste risorse possono essere suddivise in più regioni di dimensioni diverse. Il meccanismo MRC è illustrato nella Figura 3.

Il principio del controllo degli accessi è il seguente:

1. Configurare un set di Global Access Control (GLBAC).
2. Suddividere una determinata risorsa in regioni e selezionare un determinato GLBAC per ciascun DID.
   L'impostazione della dimensione della regione è completamente determinata dall'utente e non ha un valore fisso. Di solito, è necessario impostare l'indirizzo di partenza e quello di arrivo.
3. In base agli attributi master e GLBAC, l'MRC verifica l'autorizzazione di accesso master.
4. Se l'autorizzazione è concessa dalla configurazione, l'accesso ha esito positivo. In caso contrario, l'accesso viene negato.
   Il principio dell'MRC è simile a quello dell'MBC. La differenza è che l'MRC gestisce i permessi per regione e la dimensione della regione è configurabile. L'MBC è suddiviso in blocchi e la dimensione dei blocchi è fissa.

Utilizzo TRDC

Nella sezione seguente viene descritto come utilizzare il TRDC per tre aspetti: registri, software di configurazione e strumenti di configurazione.

Registri
I registri rappresentano il metodo di configurazione più diretto. Nel TRDC, a causa dell'elevato numero di registri di configurazione, è necessario imparare a determinare le posizioni corrispondenti nei registri.

DAC
Il DAC viene utilizzato per assegnare il DID e altri attributi ai master. Ogni master ha un valore DID predefinito. Ad esempioample, in i.MX 93, l'assegnazione predefinita del valore DID è mostrata nella Tabella 1.

Tabella 1. DID predefinito in i.MX 93

DID predefinito	Maestri
0	EdgeLock Secure Enclave-AP
1	MTR_MSTR
2	CM33  Io, CM33_S

DID predefinito	Maestri
3	CA55, GIC600

Se si desidera modificare il DID predefinito o altri attributi, come Privilegiato/Utente e Sicuro/non sicuro, trovare l'indirizzo DAC del master richiesto nel chip e scrivere il valore del registro corrispondente.
Per esempioampAd esempio, se si desidera modificare il DID del CA55 in i.MX 93 in 4, l'attributo modalità privilegio segue il master e lo stato sicuro è impostato su sicuro, eseguire i seguenti passaggi:

1. Trova la posizione MDAC del CA55:
   Le seguenti informazioni si trovano nella tabella di configurazione MDAC, nel capitolo TRDC:
   Tabella 2. Informazioni CA55 MDAC in i.MX 93
   

   Maestro	MESCOLARE	Indice principale	Numero di registri DAC
   Canale di lettura CA55	NICMIX	0	4
   Canale di scrittura CA55		1	4

2. Trova la posizione della cassa:
   L'indirizzo di base del NICMIX TRDC è 0x49010000.
   Il registro DAC corrispondente è MDA_W(r)_(m)_DFMT(n), dove r è il numero di registri, m è l'indice master e n è il tipo di master.
   Tabella 3. Registri DAC CA55 in i.MX 93
   

   Maestro	Registro DAC	Offset
   Canale di lettura CA55	MDA_W0_0_DFMT0	0x800
   	MDA_W1_0_DFMT0	0x804
   	MDA_W2_0_DFMT0	0x808
   	MDA_W3_0_DFMT0	0x80C
   Canale di scrittura CA55	MDA_W0_1_DFMT0	0x820
   	MDA_W1_1_DFMT0	0x824
   	MDA_W2_1_DFMT0	0x828
   	MDA_W3_1_DFMT0	0x82C

3. Scrivi il registro:La descrizione del registro MDAC si trova nella mappa di memoria del capitolo TRDC del manuale di riferimento.

Se si desidera che il DID del CA55 sia 4, l'attributo della modalità privilegio segue l'host e lo stato di sicurezza è fissato come sicuro, quindi: DID=4, SA=0, VLD=1.
Nei restanti domini di bit, PE, PIDM e PID vengono utilizzati per configurare dinamicamente il DID. Quando queste funzioni non sono in uso, è possibile configurarle tutte a 0. Per una spiegazione dettagliata, consultare la descrizione funzionale nel capitolo TRDC. LK1 può bloccare il registro per impedire modifiche successive e impostarlo a 0 quando non è in uso.
Pertanto, il valore del registro da scrivere è 0x80000004.
Poiché entrambi i canali del CA55 richiedono la configurazione DID e per ciascuno è necessaria una sola configurazione del registro, si applica quanto segue:

Canale di lettura CA55:

MBC
L'MBC verifica l'accesso alle risorse interne del chip. Una volta completata la configurazione del DAC, l'identificativo master viene sostituito dal DID.

Per esempioample, in i.MX 93, è necessario implementare quanto segue:
Il master con DID=3 solo negli stati SP (privilegio sicuro) e SU (non privilegio sicuro) ha i permessi di lettura/scrittura/esecuzione per il segmento OCRAM da 0x20500000 a 0x2050FFFF.
Il master con DID=5 ha tutti i permessi di accesso per questo segmento di OCRAM.

Poi:

1. Trovare le informazioni OCRAM nella tabella di configurazione MBC.
   Tabella 4. Informazioni OCRAM MBC in i.MX 93

   MESCOLARE	Istanza MBC	Numero di porta	Periferiche	Numero di blocco	Dimensione del blocco
   NICMIX	3	0	OCRAM	40	Dimensioni: 16 kB
   		1	OCRAM	40	Dimensioni: 16 kB

   Sono presenti due porte OCRAM perché l'accesso alla memoria OCRAM avviene tramite il bus AXI, che dispone di due canali di accesso separati per la lettura e la scrittura. Pertanto, SLV0 corrisponde al canale di lettura della memoria OCRAM e SLV1 al canale di scrittura della memoria OCRAM.

2. Trova e configura un set di GLBAC:
   L'indirizzo di base del NICMIX TRDC è 0x49010000.
   Tabella 5. GLBAC

   Registro	Offset
   MBC3_MEMN_GLBAC0	0x16020
   MBC3_MEMN_GLBAC1	0x16024
   MBC3_MEMN_GLBAC2	0x16028
   MBC3_MEMN_GLBAC7	0x1603C

   

3. Trova e scrivi il registro di controllo MBC in cui si trova il blocco OCRAM:
   • a. Segmento di configurazione OCRAM: 0x20500000~0x2050FFFF.
   • b. OCRAM in i.MX 93: 0x20480000~0x2051FFFF.
   • c. Numero del blocco: 40.
   • d. Dimensione del blocco: 16 kB (0x400).
4. Blocchi OCRAM corrispondenti:
   • a. Start block: (0x20500000-0x20480000)/0x4000=32.
   • b. End block: (0x2050FFFF-0x20480000)/0x4000=35
5. I registri di configurazione MBC sono MBC[m]_DOM[d]_MEM[s]_BLK_CFG_W[w]:
   • a. m è il numero di istanza di MBC e OCRAM corrisponde a 3.
   • b. d è il DID. È necessario configurare DID=3 e DID=5.
   • c. s è il numero della porta di memoria. OCRAM corrisponde a 0 e 1.
   • d. w è il numero della parola di configurazione. Ogni parola è utilizzata per otto blocchi di memoria.
     Poiché il blocco di configurazione OCRAM è [32:35], w1=32/8=4 con un resto di 0 e w2=35/8=4 con un resto di 3. Pertanto, è necessario configurare il blocco [0:3] nella parola 4, che corrisponde al bit [0:15].

Tabella 6. Registri MBC OCRAM

FATTO	Registro	Indirizzo	Valore [0:15]
3	MBC3_DOM3_MEM0_BLK_CFG_W4	0x49026650	0x0000[1]
	MBC3_DOM3_MEM1_BLK_CFG_W4	0x49026790
5	MBC3_DOM5_MEM0_BLK_CFG_W4	0x49026A50	0x9999[2]
	MBC3_DOM5_MEM1_BLK_CFG_W4	0x49026B90

1. 0x0000: utilizzare GLBAC0 e NSE=0, che significa nessun accesso per lo stato non sicuro.
2. 0x9999: utilizzare GLBAC1 e NSE=1, il che significa che è concesso l'accesso allo stato non sicuro.

MRC
MRC viene utilizzato per il controllo dell'accesso alle risorse esterne.
Per esempioample, in i.MX 93, un master con DID=3 solo nello stato sicuro (SP/SU) può eseguire gli accessi in lettura/scrittura/esecuzione alla regione DDR da 0x80000000 a 0x9FFFFFFF.

Poi:

1. Trova le informazioni DDR nella tabella MRC:
   Tabella 7. Informazioni MRC DRAM

   MESCOLARE	Istanza MRC	Memoria schiava	Descrittori MRC
   NICMIX	0	Memoria di massa	16

2. Trova e configura GLBAC:
   L'indirizzo di base del NICMIX TRDC è 0x49010000.
   Tabella 8. GLBAC
   

   Registro	Offset
   MRC0_MEMN_GLBAC0	0x18020
   MRC0_MEMN_GLBAC1	0x18024
   MRC0_MEMN_GLBAC2	0x18028
   MRC0_MEMN_GLBAC7	0x1803C

   Poiché è necessario che un dominio abbia accesso in lettura/scrittura/esecuzione solo negli stati SP (privilegio sicuro) e SU (non privilegio sicuro), impostare GLBAC0 come segue:
   Scrivi 0x7700 all'indirizzo 0x49028020: SPR=1, SPW=1, SPX=1, SUR=1, SUW=1, SUX=1, gli altri sono 0.

3. Scrivere i registri di configurazione MRC:
   Il registro di configurazione MRC è MRC[m]_DOM[d]_RGD[r]_W[w], dove:
   • a. m è il numero dell'istanza, 0.
   • b. d è DID, DID=3.
   • c. r è il numero di regione richiesto. Configurare un'area, r=0.
   • d. w è il numero della parola di configurazione. Word0 viene utilizzata per specificare l'indirizzo iniziale e selezionare il GLBAC, mentre word1 viene utilizzata per specificare l'indirizzo finale ed eseguire altre funzioni.

Tabella 9. Configurazione MRC DRAM

FATTO	Registro	Offset	Indirizzo	Valore [0:15]
3	MRC0_DOM3_RGD0_W0	0x18340	0x49028340	0x80000000[1]
	MRC0_DOM3_RGD0_w1	0x18344	0x49028344	0x9FFFC011[2]

1. 0x80000000: Indirizzo iniziale=0x80000000, utilizzare GLBAC0.
2. 0x9FFFC011: Indirizzo finale=0x9FFFFFFF, NSE=1, nessun accesso per non sicuro, VLD=1.

Software di configurazione
Se il chip non utilizza il software System Manager, come i.MX 93 e i.MX 91, il TRDC può essere configurato tramite il software Arm Trusted Firmware (ATF).
Se il chip utilizza il software System Manager, come i.MX 95 e i.MX 943, il TRDC può essere configurato tramite il software System Manager.

ATF
ATF Fornisce l'implementazione di riferimento del software Secure World. Contiene le configurazioni TRDC.
In ATF, il TRDC è configurato dall'intestazione plat/imx/{nome SOC}/trdc_config.h file. Questo file elenca le impostazioni MBC e MRC in ciascun MIX, comprese le tabelle di configurazione GLBAC, MBC e MRC.

GLBAC
La struttura GLBAC è definita come segue:

Ciò significa che GLBAC0 in AONMIX MBC1 è impostato su lettura/scrittura per tutti gli stati.
Se desideri altri GLBAC, aggiungili semplicemente nell'array di variabili corrispondente.

MBC
La struttura della tabella di configurazione MBC è definita come segue:

Se il numero di blocco è impostato su questa macro, indica che tutti i blocchi di questa porta di memoria sono impostati con lo stesso permesso di accesso. Se sono presenti altre configurazioni speciali di blocchi di memoria in questa porta di memoria, è possibile aggiungerle alla tabella di configurazione, sovrascrivendo le impostazioni in MBC BLK ALL. Quando si aggiunge o si modifica la configurazione MBC, consultare la Sezione 3.1.2 a livello di registro per trovare le informazioni sul blocco di memoria corrispondente nel manuale di riferimento e aggiungerle all'elenco di configurazione esistente.

MRC
La struttura della tabella di configurazione MRC è definita come segue:

L'accesso DID2 alla regione 0 WAKEUPMIX MRC1 (0x28000000~0x08000000) è impostato su GLBAC0 e l'accesso allo stato non sicuro non è consentito.
Quando si aggiunge o si modifica la configurazione MRC, vedere la Sezione 3.1.3 a livello di registro per trovare le informazioni sull'area di memoria corrispondente nel manuale di riferimento e aggiungerle all'elenco di configurazione esistente.

DAC
Il DAC è configurato dalle interfacce API ATF, come:

Per i master del processore, i parametri di input sono rispettivamente: indirizzo base TRDC, numero master, numero registro MDAC, SA, DIDS, DID, PE, PIDM e PID.

system manager
IL system manager (SM) è una funzione di sistema di basso livello che viene eseguita su un System Control Processor (SCP) per supportare l'isolamento e la gestione di domini di potenza, clock, reset, sensori, pin e altri su processori applicativi complessi. Spesso viene eseguita su un processore Cortex-M. SM è supportata su processori come i.MX 943, i.MX 95 e altri.

La configurazione file del System Manager si trova in configs/{platform}.cfg. Include la configurazione del TRDC. Questa configurazione file non è scritto in linguaggio C ma analizzato in Perl. Lo script di analisi è configs/configtool.pl. L'esecuzione di "make config={platform} cfg" analizza la configurazione file e genera l'intestazione di configurazione del linguaggio C corrispondente file e altro files. L'intestazione TRDC file viene generato in configs/{platform}/config_trdc.h. Questa configurazione file è suddiviso in domini e macchine logiche (LM). Ogni dominio e macchina logica contiene i master e le risorse corrispondenti, che corrispondono alla configurazione del TRDC.

Per esempioample, nel dominio ELE:

Il DAC master è configurato nel campo did=.
Il GLBAC è definito nel campo perm=, in modo simile alle definizioni delle macro nel linguaggio C. I tipi di autorizzazione preimpostati si trovano nella sezione {Risorse Configtool} di sm/doc/config.md. Ad esempioample, sec_rw è equivalente a GLBAC=0x6600.
Le sezioni # Risorse e # Memoria (rispettivamente) specificano le impostazioni dei permessi di accesso dei domini o delle macchine logiche per risorse specifiche, ovvero le configurazioni MBC e MRC.
Per esempioample, se l'ELE ha bisogno di accedere all'OCRAM su i.MX 95, aggiungere la seguente configurazione al dominio ELE di configs/mx95evk.cfg:

Strumento di configurazione
NXP fornisce anche il Strumenti di configurazione di MCUXpresso Per configurare il TRDC con un'interfaccia GUI per alcuni chip. Lo strumento TEE, utilizzato per generare la configurazione del TRDC, è un sottomodulo degli strumenti di configurazione di MCUXpresso. Nello strumento TEE, ogni modulo del TRDC può essere configurato nell'interfaccia GUI. Una volta completata la configurazione, l'intestazione di configurazione file può essere esportato per sostituire l'intestazione di configurazione TRDC file nel codice sorgente ATF o TRDC file nell'SDK M-core. Il manuale utente dettagliato si trova nella posizione di installazione dello strumento TEE.

Acronimi e Abbreviazioni

Tabella 10. Acronimi e abbreviazioni

Acronimo	Definizione
ELE-AP	EdgeLock Secure Enclave, chiamato anche EdgeLock Secure Enclave (Advanced Profile) (ELE-AP)
TRDC	Controller di dominio di risorse attendibili
MBC	Controllore dei blocchi di memoria
MRC	Controllore della regione di memoria
GLBAC	Controllo di accesso globale
ATF	Firmware Arm Trusted
SM	system manager
TEE	Ambiente di esecuzione attendibile

Riferimenti

• Manuale di riferimento i.MX 9x (disponibile su www.nxp.com)
• Documento del gestore del sistema (disponibile all'indirizzo https://github.com/nxp-imx/imx-sm)

Nota sul codice sorgente nel documento

Exampil codice mostrato in questo documento ha il seguente copyright e licenza BSD-3-Clause:
Copyright 2025 NXP La ridistribuzione e l'uso in formato sorgente e binario, con o senza modifiche, sono consentiti a condizione che siano soddisfatte le seguenti condizioni:

1. Le ridistribuzioni del codice sorgente devono conservare la suddetta nota di copyright, il presente elenco di condizioni e la seguente clausola di esclusione di responsabilità.
2. Le ridistribuzioni in forma binaria devono riprodurre la suddetta nota di copyright, il presente elenco di condizioni e la seguente clausola di esclusione di responsabilità nella documentazione e/o in altri materiali forniti con la distribuzione.
3. Né il nome del detentore del copyright né i nomi dei suoi contributori possono essere utilizzati per sostenere o promuovere prodotti derivati ​​da questo software senza previa autorizzazione scritta specifica.

QUESTO SOFTWARE VIENE FORNITO DAI TITOLARI DEL COPYRIGHT E DAI COLLABORATORI "COSÌ COM'È" E QUALSIASI GARANZIA ESPLICITA O IMPLICITA, COMPRESE, SENZA LIMITAZIONI, LE GARANZIE IMPLICITE DI COMMERCIABILITÀ E IDONEITÀ PER UNO SCOPO PARTICOLARE, È ESCLUSA. IN NESSUN CASO IL TITOLARE DEL COPYRIGHT O I COLLABORATORI SARANNO RITENUTI RESPONSABILI PER QUALSIASI DANNO DIRETTO, INDIRETTO, ACCIDENTALE, SPECIALE, ESEMPLARE O CONSEGUENTE (INCLUSI, SENZA LIMITAZIONE, L'ACQUISTO DI BENI O SERVIZI SOSTITUTIVI; LA PERDITA DI UTILIZZO, DATI O PROFITTI; O L'INTERRUZIONE DELL'ATTIVITÀ) COMUNQUE CAUSATO E IN BASE A QUALSIASI TEORIA DI RESPONSABILITÀ, SIA PER CONTRATTO, RESPONSABILITÀ OGGETTIVA O ILLECITO CIVILE (INCLUSA NEGLIGENZA O ALTRO) DERIVANTE IN QUALSIASI MODO DALL'UTILIZZO DI QUESTO SOFTWARE, ANCHE SE INFORMATI DELLA POSSIBILITÀ DI TALE DANNO.

Cronologia delle revisioni

Tabella 11. Cronologia delle revisioni

ID documento	Data di rilascio	Descrizione
AN14721 v.1.0	30 giugno 2025	• Versione iniziale

Informazioni legali

Definizioni
Bozza: lo stato di bozza di un documento indica che il contenuto è ancora in fase di revisione interna.view e soggetto ad approvazione formale, che può comportare modifiche o aggiunte. NXP Semiconductors non fornisce alcuna dichiarazione o garanzia circa l'accuratezza o la completezza delle informazioni incluse in una versione bozza di un documento e non avrà alcuna responsabilità per le conseguenze dell'uso di tali informazioni.

Dichiarazioni di non responsabilità

Garanzia limitata e responsabilità — Le informazioni contenute in questo documento sono ritenute accurate e affidabili. Tuttavia, NXP Semiconductors non fornisce alcuna dichiarazione o garanzia, espressa o implicita, in merito all'accuratezza o alla completezza di tali informazioni e non avrà alcuna responsabilità per le conseguenze dell'uso di tali informazioni. NXP Semiconductors non si assume alcuna responsabilità per il contenuto di questo documento se fornito da una fonte di informazioni esterna a NXP Semiconductors. In nessun caso NXP Semiconductors sarà responsabile per eventuali danni indiretti, incidentali, punitivi, speciali o consequenziali (inclusi, a titolo esemplificativo, perdita di profitti, perdita di risparmi, interruzione dell'attività, costi relativi alla rimozione o sostituzione di qualsiasi prodotto o costi di rilavorazione) sia o meno tali danni siano basati su torto (inclusa negligenza), garanzia, violazione del contratto o qualsiasi altra teoria legale. Nonostante eventuali danni che il cliente potrebbe subire per qualsiasi motivo, la responsabilità complessiva e cumulativa di NXP Semiconductors nei confronti del cliente per i prodotti qui descritti sarà limitata in conformità con i Termini e le condizioni di vendita commerciale di NXP Semiconductors.

Diritto di apportare modifiche — NXP Semiconductors si riserva il diritto di apportare modifiche alle informazioni pubblicate in questo documento, incluse, a titolo esemplificativo, le specifiche e le descrizioni dei prodotti, in qualsiasi momento e senza preavviso. Il presente documento sostituisce e sostituisce tutte le informazioni fornite prima della pubblicazione del presente documento.

Idoneità all'uso — I prodotti NXP Semiconductors non sono progettati, autorizzati o garantiti per essere idonei all'uso in sistemi o apparecchiature di supporto vitale, critici per la vita o per la sicurezza, né in applicazioni in cui è ragionevolmente prevedibile che il guasto o il malfunzionamento di un prodotto NXP Semiconductors provochino lesioni personali, morte o gravi danni materiali o ambientali. NXP Semiconductors ei suoi fornitori non si assumono alcuna responsabilità per l'inclusione e/o l'uso dei prodotti NXP Semiconductors in tali apparecchiature o applicazioni e pertanto tale inclusione e/o utilizzo è a rischio e pericolo del cliente.

Applicazioni — Le applicazioni descritte nel presente documento per uno qualsiasi di questi prodotti sono solo a scopo illustrativo. NXP Semiconductors non rilascia alcuna dichiarazione o garanzia che tali applicazioni saranno adatte all'uso specificato senza ulteriori test o modifiche. I clienti sono responsabili della progettazione e del funzionamento delle proprie applicazioni e prodotti utilizzando prodotti NXP Semiconductors, e NXP Semiconductors non si assume alcuna responsabilità per l'assistenza fornita con le applicazioni o la progettazione dei prodotti del cliente. È esclusiva responsabilità del cliente determinare se il prodotto NXP Semiconductors è adatto e idoneo alle applicazioni e ai prodotti pianificati dal cliente, nonché all'applicazione e all'uso pianificati da terzi clienti del cliente. I clienti devono fornire adeguate misure di sicurezza progettuali e operative per ridurre al minimo i rischi associati alle proprie applicazioni e ai propri prodotti. NXP Semiconductors non si assume alcuna responsabilità per eventuali inadempienze, danni, costi o problemi derivanti da eventuali debolezze o inadempienze.
nelle applicazioni o nei prodotti del cliente, o nell'applicazione o nell'utilizzo da parte di terzi clienti del cliente. Il cliente è responsabile dell'esecuzione di tutti i test necessari per le applicazioni e i prodotti del cliente che utilizzano i prodotti NXP Semiconductors al fine di evitare un'inadempienza delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente. NXP non si assume alcuna responsabilità al riguardo.

Termini e condizioni di vendita commerciale — I prodotti NXP Semiconductors sono venduti soggetti ai termini e alle condizioni generali di vendita commerciale, pubblicati su https://www.nxp.com/profile/termini, salvo diverso accordo scritto individuale. In caso di conclusione di un accordo individuale si applicano solo i termini e le condizioni del rispettivo accordo. NXP Semiconductors si oppone espressamente all'applicazione dei termini e delle condizioni generali del cliente per quanto riguarda l'acquisto di prodotti NXP Semiconductors da parte del cliente.

Controllo delle esportazioni — Questo documento e gli articoli qui descritti possono essere soggetti a normative sul controllo delle esportazioni. L'esportazione potrebbe richiedere un'autorizzazione preventiva da parte delle autorità competenti.

Idoneità all'uso in prodotti qualificati non automobilistici — A meno che il presente documento non indichi espressamente che questo specifico prodotto NXP Semiconductors è qualificato per l'uso automobilistico, il prodotto non è adatto all'uso automobilistico. Non è né qualificato né testato in conformità ai requisiti di collaudo o applicazione del settore automobilistico. NXP Semiconductors non si assume alcuna responsabilità per l'inclusione e/o l'utilizzo di prodotti non qualificati per l'uso automobilistico in apparecchiature o applicazioni automobilistiche. Nel caso in cui il cliente utilizzi il prodotto per la progettazione e l'utilizzo in applicazioni automobilistiche secondo specifiche e standard automobilistici, il cliente (a) utilizzerà il prodotto senza la garanzia di NXP Semiconductors per tali applicazioni, utilizzo e specifiche automobilistiche e (b) ogniqualvolta il cliente utilizzi il prodotto per applicazioni automobilistiche al di fuori delle specifiche di NXP Semiconductors, tale utilizzo sarà esclusivamente a rischio del cliente e (c) il cliente manleva completamente NXP Semiconductors da qualsiasi responsabilità, danno o reclamo per mancato funzionamento del prodotto derivante dalla progettazione e dall'utilizzo del prodotto da parte del cliente per applicazioni automobilistiche al di fuori della garanzia standard di NXP Semiconductors e delle specifiche di prodotto di NXP Semiconductors.

Pubblicazioni HTML — Una versione HTML, se disponibile, di questo documento è fornita per cortesia. Le informazioni definitive sono contenute nel documento applicabile in formato PDF. In caso di discrepanza tra il documento HTML e il documento PDF, il documento PDF ha la priorità.

Traduzioni — Una versione non inglese (tradotta) di un documento, comprese le informazioni legali in quel documento, è solo di riferimento. La versione inglese prevarrà in caso di discrepanza tra la versione tradotta e quella inglese.

Sicurezza — Il Cliente è consapevole che tutti i prodotti NXP potrebbero essere soggetti a vulnerabilità non identificate o potrebbero supportare standard o specifiche di sicurezza consolidati con limitazioni note. Il Cliente è responsabile della progettazione e del funzionamento delle proprie applicazioni e prodotti durante tutto il loro ciclo di vita, al fine di ridurre l'impatto di tali vulnerabilità sulle applicazioni e sui prodotti del cliente. La responsabilità del Cliente si estende anche ad altre tecnologie aperte e/o proprietarie supportate dai prodotti NXP per l'utilizzo nelle applicazioni del cliente. NXP non si assume alcuna responsabilità per eventuali vulnerabilità. Il Cliente è tenuto a controllare regolarmente gli aggiornamenti di sicurezza di NXP e a monitorarli in modo appropriato. Il Cliente è tenuto a selezionare prodotti con funzionalità di sicurezza che soddisfino al meglio le norme, i regolamenti e gli standard dell'applicazione prevista e a prendere le decisioni finali in merito alla progettazione dei propri prodotti, ed è l'unico responsabile della conformità a tutti i requisiti legali, normativi e di sicurezza relativi ai propri prodotti, indipendentemente da qualsiasi informazione o supporto fornito da NXP. NXP dispone di un Product Security Incident Response Team (PSIRT) (contattabile al numero PSIRT@nxp.com) che gestisce l'indagine, la segnalazione e il rilascio di soluzioni per le vulnerabilità di sicurezza dei prodotti NXP.
NXP BV — NXP BV non è una società operativa e non distribuisce né vende prodotti.

Marchi
Avviso: tutti i marchi di riferimento, i nomi di prodotti, i nomi di servizi e i marchi registrati sono di proprietà dei rispettivi proprietari.
NXP: il marchio denominativo e il logo sono marchi di NXP BV

AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed abilitato, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, μVision, Versatile — sono marchi e/o marchi registrati di Arm Limited (o delle sue consociate o affiliate) negli Stati Uniti e/o altrove. La relativa tecnologia può essere protetta da uno o tutti i brevetti, diritti d'autore, design e segreti commerciali. Tutti i diritti riservati.

EdgeLock — è un marchio di NXP BV

Si prega di notare che avvisi importanti riguardanti il ​​presente documento e i prodotti in esso descritti sono stati inclusi nella sezione "Informazioni legali".

Italiano:
Per maggiori informazioni, visitare: https://www.nxp.com

Tutti i diritti riservati.

Feedback sui documenti

Data di rilascio: 30 giugno 2025 Identificativo del documento: AN14721

Domande frequenti

• D: Quali sono i componenti principali del TRDC nei dispositivi i.MX?
  R: Il TRDC è costituito da Domain Assignment Controller (DAC), Memory Block Checker (MBC) e Memory Region Checker (MRC).
• D: In che modo il DAC assegna gli attributi al master?
  R: Il DAC assegna al master l'ID di dominio (DID), la modalità privilegiata e lo stato sicuro in base al segnale di accesso.

Documenti / Risorse

Scheda di sviluppo NXP AN14721 [pdf] Manuale di istruzioni i.MX 91, i.MX 93, i.MX 8ULP, i.MX 9, Scheda di sviluppo AN14721, AN14721, Scheda di sviluppo, Scheda

Riferimenti

• Manuale d'uso