Registro multiporta SIEMENS da 3 nm Files

Astratto
Viene proposto un nuovo metodo di prova per testare il registro fileÈ dotato di più porte di lettura e scrittura dedicate implementate in un processo a 3 nm. La copertura dei guasti di accoppiamento tra linee di parola e linee di bit di porte diverse considera molteplici potenziali aggressori indipendentemente dal layout o dalla configurazione delle memorie e può aiutare a evitare errori silenziosi dei dati.

Introduzione

Le memorie multiporta vengono abitualmente utilizzate nei progetti System-on-chip (SOC) e le configurazioni di test con un numero limitato di questi tipi di porte sono ben comprese. Tuttavia, il numero di possibili sequenze di test necessarie cresce rapidamente con il numero di porte e di aggressori considerati. Fornire controllo e osservazione indipendenti a ciascuna porta richiede circuiti aggiuntivi e la codifica degli algoritmi di test è molto complessa soprattutto se si considerano i guasti di accoppiamento tra linee di parola di porte diverse e i guasti di accoppiamento tra linee di bit di porte diverse. In [1], è stato proposto di rilevare i guasti tra porte, ma è stato limitato ai guasti della bit line. Viene proposto un nuovo metodo per affrontare tutte queste limitazioni.

Discussione

Una rappresentazione schematica di una coppia di celle di bit situata nella riga n è mostrata in Fig. 1. Sono proposte quattro sequenze di test principali per rilevare errori di accoppiamento per ciascun tipo di vittima. La notazione utilizzata per identificare gli indirizzi è @(x, y), dove x è l'indirizzo della riga e y è l'indirizzo della colonna.

• A. Sequenza di test per il rilevamento dei guasti di accoppiamento RWL e RBL
  La vittima qui è R1WLn e la sequenza di test consiste in due passaggi: 1) leggere 0 con la porta R1 @(n, 0); 2) leggere 1 con la porta R1 @(n+1, 0) mentre scrivere 0 @(n, 0) con tutte le porte di scrittura e leggere @(n, 0) con tutte le porte di lettura tranne R1.
• B. Sequenza di test Rilevamento dei guasti di accoppiamento WWL
  La vittima qui è W1WLn e la sequenza di test consiste di tre passaggi: 1) scrivere 0 con W1 @(n, 0); 2) scrivere 1 con W1 @(n+1, 0) mentre scrivere 0 @(n,0) con tutte le porte di scrittura tranne W1 e leggere @(n, 0) con tutte le porte di lettura; 3) leggere 0 con la porta di lettura della porta di test corrente @(n, 0).
• C. Sequenza di test Rilevamento guasti di accoppiamento GWL
  La vittima qui è GWLOn e la sequenza di test consiste di tre passaggi: 1) scrivere 1 con W1 @(n, 0); 2) scrivere 0 con W1 @(n+1, 0) mentre scrivere 0 @(n,1) con tutte le porte di scrittura tranne W1 e leggere @(n, 0) con tutte le porte di lettura; 3) lettura 1 con la porta di lettura della porta di test corrente @(n, 0).
• D. Sequenza di test per il rilevamento dei difetti di accoppiamento WBL
  La vittima qui è WIBLO e la sequenza di test consiste in tre passaggi: 1) scrivere 1 con W1 @(n, 0); 2) scrivere 0 con W1 @(n,0) mentre si scrive 1 @(n-1,0) con tutte le porte di scrittura tranne W1 e leggere @(n-1, 0) con tutte le porte di lettura; 3) leggere 0 con la porta di lettura della porta di test corrente @(n,0).

Conclusione

La copertura dei guasti di accoppiamento tra linee di parola e linee di bit di porte diverse considera molteplici potenziali aggressori senza una conoscenza preliminare del layout della memoria. Le operazioni simultanee di lettura e scrittura eseguite sulla stessa riga o anche sullo stesso indirizzo consentono di testare tutte le possibili combinazioni di due aggressori su una linea di parola o di bit della vittima senza aumentare il tempo di prova.

Riferimenti
[1] H.-Y. Yang, ecc. "Metodi di test per una SRAM a doppia porta senza disturbi alla scrittura", Atti 2014 IEEE 32nd VLSI Test Symposium, pp. 1-6.

Architettura generale di MPRF

La complessità dei test aumenta con l'aumentare del numero di porte.

Sfide di test MPRF

• Il numero di porti è elevato
• Fornire controllo e osservazione indipendenti a ciascuna porta richiede molti circuiti.
• La codifica degli algoritmi di test è molto complessa, soprattutto considerando gli errori di accoppiamento tra linee di parola di porte diverse e gli errori di accoppiamento tra linee di bit di porte diverse.
• Il numero di possibili sequenze di test cresce rapidamente con il numero di porte e di aggressori considerati, soprattutto se non si conosce la disposizione della memoria.

Il metodo proposto

• Tutte le porte condividono lo stesso generatore di indirizzi e generatore di dati per ridurre il sovraccarico dell'hardware.
• Esecuzione di operazioni di scrittura e lettura simultanee sulla stessa riga o anche sullo stesso indirizzo.
  • può rilevare i difetti di accoppiamento con uno e due aggressori.
  • ridurrà il tempo del test senza enumerare tutte le possibili combinazioni di guasti di accoppiamento.
• Non sono necessarie informazioni sul layout.

Rilevazione di difetti di accoppiamento

Rilevamento dei difetti di accoppiamento RWL

• Vittima: R1WLn
  1. Lettura 0 con porta R1 @(n, 0).
  2. Leggendo 1 con la porta R1 @(n+1, 0) mentre si scrive 0 @(n, 0) con tutte le porte di scrittura e leggendo @(n, 0) con tutte le porte di lettura tranne R1.

Rilevamento dei difetti di accoppiamento WWL

• Vittima: W1WLn
  1. Scrivendo 0 con W1 @(n, 0).
  2. Scrivere 1 con W1 @(n+1, 0) mentre si scrive 0 @(n,0) con tutte le porte di scrittura tranne W1 e leggere @(n, 0) con tutte le porte di lettura.
  3. Lettura 0 con la porta di lettura della porta di test corrente @(n,0).

Rilevamento dei difetti di accoppiamento GWL

• Vittima: GWL0n
  1. Scrivendo 1 con W1 @(n, 0)
  2. Scrivere 0 con W1 @(n+1, 0) mentre si scrive 0 @(n,1) con tutte le porte di scrittura tranne W1 e leggere @(n, 0) con tutte le porte di lettura
  3. Lettura 1 con la porta di lettura della porta di test corrente @(n, 0)

Rilevamento dei difetti di accoppiamento WBL

• Vittima: W1BL0
  • Scrivendo 1 con W1 @(n, 0)
  • Scrivere 0 con W1 @(n,0) mentre si scrive 1 @(n-1,0) con tutte le porte di scrittura tranne W1 e leggere @(n-1, 0) con tutte le porte di lettura
  • Lettura 0 con la porta di lettura della porta di test corrente @(n, 0)

Rilevamento dei difetti di accoppiamento RBL 

• Il processo è lo stesso utilizzato per rilevare i guasti di accoppiamento RWL.
• Le linee di bit di tutte le porte che eseguono operazioni simultanee vengono portate ad un valore che è l'inverso della porta di lettura sotto test.
• La sequenza degli indirizzi fa sì che le transizioni su tutte le linee di bit sensibilizzino potenziali errori di accoppiamento.

Conclusione

Le operazioni simultanee di lettura e scrittura eseguite sulla stessa riga – o anche sullo stesso indirizzo – consentono di testare tutte le possibili combinazioni di due aggressori su una word line o bit line della vittima senza aumentare il tempo di test.

Documenti / Risorse

Registro multiporta SIEMENS da 3 nm Files [pdf] Guida utente Registro multiporta da 3 nm Files, 3nm, registro multiporta Files, Registro del porto Files, Registrati Files, Files

Riferimenti

• Manuale d'uso