Linee guida per la migrazione dei dispositivi Intel AN 921 per il pacchetto Stratix 10 HF35

Introduzione

Questa nota applicativa si concentrerà sulla migrazione del dispositivo tra il pacchetto HF35 di Intel® Stratix® 10 GX 400 e Intel Stratix 10 SX 400 a Intel Stratix 10 GX 650 e Intel Stratix 10 SX 650. È possibile ottenere più risorse di elementi logici per progetti più ampi o ridurre le risorse degli elementi logici per risparmiare sui costi attraverso la migrazione dei dispositivi. Le sezioni seguenti forniscono dettagli sulla migrazione del dispositivoview, considerazioni sulla migrazione e passaggi di pre-progettazione per una migrazione del dispositivo riuscita.

Informazioni correlate

• Scheda tecnica del dispositivo Intel Stratix 10
• Guida dell'utente di Intel Stratix 10 General Purpose I/O
• Pin-out del dispositivo Intel Stratix 10 Files
• Linee guida per la connessione pin della famiglia di dispositivi Intel Stratix 10

Migrazione del dispositivo terminataview

È possibile eseguire la migrazione del dispositivo tra il pacchetto HF35 di Intel Stratix 10 GX 400 e Intel Stratix 10 SX 400 a Intel Stratix 10 GX 650 e Intel Stratix 10 SX 650. È necessario considerare le seguenti linee guida per la migrazione del dispositivo durante le prime fasi di progettazione della scheda.tage per garantire la compatibilità della migrazione.

• Progettazione della barra di alimentazione
  • Pin VCCIO per i dispositivi
  • VREFB3[A,B,C,D]N0
• Funzione pin I/O
  • Posizione e funzione dei pin
  • Funzionalità di I/O come gli standard di I/O e le relative funzionalità supportate
• Design Intel Quartus® Prime
  • Design Intel Quartus Prime migrabile in base alla disponibilità delle funzioni dei pin I/O.

La progettazione della scheda deve includere le funzionalità pianificate per la migrazione del dispositivo di destinazione per evitare una riprogettazione della scheda. La tabella seguente fornisce un overview dei banchi I/O migrabili e non migrabili. I banchi I/O 2K, 2L, 2M, 2N e 3B sono completamente compatibili ed è possibile migrare liberamente il progetto sul dispositivo di destinazione. Tuttavia, i banchi 3A e 3D sono parzialmente compatibili poiché sono supportati solo lo standard I/O selezionato e il conteggio dei pin I/O.

Tabella 1. Banchi I/O migrabili e non migrabili

Banco I/O	Condizione di migrazione
2K	Pienamente compatibile con tutti gli standard I/O single-ended e differenziali.
2L
2M
2N
3A	Parzialmente compatibile per single-ended non voltage segnali di riferimento e I/O differenziale SERDES non LVDS (lo standard I/O LVDS funziona solo per un pin di clock di riferimento dedicato).
3B	Pienamente compatibile con tutti gli standard I/O single-ended e differenziali.
3C	Incompatibile.
3D	Parzialmente compatibile per single-ended non voltage segnali di riferimento e I/O differenziale SERDES non LVDS (lo standard I/O LVDS funziona solo per un pin di clock di riferimento dedicato). Nel pacchetto HF30 dei dispositivi Intel Stratix 35 GX 10 e Intel Stratix 400 SX 10 sono disponibili solo 400 pin I/O.

La tabella seguente mostra il confronto degli standard I/O supportati tra il pacchetto HF35 dei dispositivi Intel Stratix 10 GX 400/Intel Stratix 10 SX 400 e Intel Stratix 10 GX 650/Intel Stratix 10 SX650. La funzionalità supportata per ogni standard I/O è disponibile nella Guida per l'utente di I/O per uso generico di Intel Stratix 10.

Tabella 2. Confronto degli standard di I/O tra il pacchetto HF35 dei dispositivi Intel Stratix 10 GX 400/Intel Stratix 10 SX 400 e Intel Stratix 10 GX 650/Intel Stratix 10 SX 650

Banca	Intel Stratix 10 GX 400/SX 400 (pacchetto HF35)	Intel Stratix 10 GX 650/SX 650 (pacchetto HF35)
3A	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, ad eccezione delle applicazioni EMIF e delle funzioni LVDS SERDES. Lo standard I/O LVDS è supportato solo in un pin dell'orologio di riferimento dedicato per la funzione dell'orologio di riferimento.	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, come indicato nella Guida dell'utente di Intel Stratix 10 General Purpose I/O.
3B	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, come indicato nella Guida dell'utente di Intel Stratix 10 General Purpose I/O.	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, come indicato nella Guida dell'utente di Intel Stratix 10 General Purpose I/O.
3C	Supporta solo gli standard I/O single-ended da 3.0 V e 3.3 V.	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, come indicato nella Guida dell'utente di Intel Stratix 10 General Purpose I/O.
3D	Supporta I/O single-ended da 1.8 V e standard I/O differenziali, ad eccezione delle funzioni EMIF e LVDS. Lo standard I/O LVDS è supportato solo in un pin dell'orologio di riferimento dedicato per la funzione dell'orologio di riferimento.	Supporta standard I/O differenziali e single-ended da 1.2 V, 1.5 V e 1.8 V, come indicato nella Guida dell'utente di Intel Stratix 10 General Purpose I/O.

Ci sono un totale di 30 pin nel banco 3D del pacchetto HF35 nell'Intel Stratix 10 GX 400/SX400 che sono distribuiti a ventaglio nel pacchetto. La tabella seguente mostra il confronto della posizione dei pin per il pacchetto HF35 dei dispositivi Intel Stratix 10 GX 400/SX 400 e Intel Stratix 10 GX 650/SX 650. È necessario comprendere appieno la compatibilità dei pin I/O per la migrazione prima di decidere quale pin utilizzare nel progetto.
Tabella 3. Confronto della posizione dei pin per il pacchetto HF35 dei dispositivi Intel Stratix 10 GX 400/SX 400 e Intel Stratix 10 GX 650/SX 650

Intel Stratix 10 GX 400/SX 400 (pacchetto HF35)		Intel Stratix 10 GX 650/SX 650 (pacchetto HF35)
Nome/funzione del pin	Pin posizione Pin	Nome/funzione del pin	Pin posizione Pin
IO	M5	IO	M5
IO	M6	IO	M6
IO	L8	IO	L8
IO	K7	IO	K7
IO	M3	IO	M3
IO	N3	IO	N3
IO	L7	IO	L7
IO	M7	IO	M7
IO	N1	IO	N1
IO	M1	IO	M1
IO	H5	IO	H5
IO	G5	IO	G5
continua…

Intel Stratix 10 GX 400/SX 400 (pacchetto HF35)		Intel Stratix 10 GX 650/SX 650 (pacchetto HF35)
IO	N5	IO	N5
IO	N4	IO	N4
IO	J6	IO	J6
IO	K5	IO	K5
IO	P1	IO	P1
IO	P2	IO	P2
IO	K6	IO	K6
IO	L5	IO	L5
IO	P3	IO	P3
IO	P4	IO	P4
IO	H4	IO	H4
IO	H3	IO	H3
IO	R1	IO	R1
IO	R2	IO	R2
IO	K4	IO	K4
IO	J4	IO	J4
IO	R4	IO	R4
IO	R5	IO	R5
VREFB3DN0	M8	VREFB3DN0	M8
NC	J1	IO	J1
NC	H1	IO	H1
NC	T2	IO	T2
NC	T3	IO	T3
NC	L3	IO	L3
NC	L4	IO	L4
NC	T4	IO	T4
NC	T5	IO	T5
NC	J3	IO	J3
NC	J2	IO	J2
NC	U1	IO	U1
NC	U2	IO	U2
NC	L2	IO	L2
NC	M2	IO	M2
NC	V1	IO	V1
continua…

Intel Stratix 10 GX 400/SX 400 (pacchetto HF35)		Intel Stratix 10 GX 650/SX 650 (pacchetto HF35)
NC	W1	IO	W1
NC	K2	IO	K2
NC	K1	IO	K1

Informazioni correlate
Guida dell'utente di Intel Stratix 10 General Purpose I/O

Linee guida per la progettazione dell'hardware

Questa sezione fornisce le linee guida per la progettazione dell'hardware tenendo conto delle compatibilità di migrazione dei dispositivi trattate nella sezione precedente. Come accennato in precedenza, i banchi I/O per 2K, 2L, 2M, 2N e 3B sono completamente compatibili per la migrazione dei dispositivi. Allo stesso modo, i pin di alimentazione come VCC, VCCPT e VCCA_PLL sono completamente compatibili e migrabili tra questi dispositivi. Per ulteriori informazioni, fare riferimento alle linee guida elencate nelle linee guida per la connessione pin della famiglia di dispositivi Intel Stratix 10.
Informazioni correlate
Linee guida per la connessione pin della famiglia di dispositivi Intel Stratix 10

Linee guida per la migrazione dei pin di alimentazione
La tabella seguente descrive le linee guida di progettazione dei pin di alimentazione per la migrazione della progettazione. I pin di alimentazione focalizzati sono i banchi I/O VCCIO 3A, 3B, 3C e 3D che richiedono considerazioni di preprogettazione.
Tabella 4. Linee guida per la progettazione della scheda pin di alimentazione

Spillo	Banco I/O	Linee guida per la progettazione della scheda
Pin di alimentazione (VCCIO)	3A	La banca 3A può supportare l'equivalente VCCIO voltage livello dal dispositivo di migrazione. Pertanto, il collegamento alla barra di alimentazione può rimanere. È possibile spegnere i banchi I/O inutilizzati collegando il loro pin VCCIO a GND.
	3B	La banca 3B può supportare l'equivalente VCCIO voltage livello dal dispositivo di migrazione. Pertanto, il collegamento alla barra di alimentazione può rimanere. È possibile spegnere i banchi I/O inutilizzati collegando il loro pin VCCIO a GND.
	3C	Il VCCIO vol. supportatotagIl livello del pacchetto HF35 di Intel Stratix 10 GX 400 e SX 400 è 3.0 V o 3.3 V. Non è possibile migrare al pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650, poiché supporta solo 1.2 V, 1.5 V e 1.8 V. Le stesse condizioni si applicano alla migrazione dal pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 al pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400. Il progetto della scheda deve avere un'opzione per collegare VCCIO a GND quando il banco I/O non è in uso dopo la migrazione o la barra di alimentazione cambia al volume VCCIO desideratotage livello dopo la migrazione. È necessario preprogettare la barra di alimentazione modificando le opzioni del resistore da 0Ω per il voltagLa selezione come mostrato in Figura 1 a pagina 9.
	3D	Il VCCIO3D per il pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supporta solo 1.8 V. Se anche il dispositivo di migrazione di destinazione utilizza lo stesso voltage livello, è direttamente migrabile. Altrimenti, è necessario preprogettare i binari di alimentazione modificando le opzioni del resistore da 0Ω per il voltagLa selezione come mostrato in Figura 2 a pagina 9.

Figura 1. Pin VCCIO per la banca 3C

Figura 2. Pin VCCIO per Bank 3D

Linee guida per la migrazione dei pin I/O
La tabella seguente elenca le linee guida di progettazione per i pin GPIO per i banchi 3A, 3B, 3C e 3D.

Tabella 5. Linee guida per la progettazione della scheda pin I/O

Spillo	Banco I/O	Linee guida per la progettazione della scheda
Pin GPIO	3A	I pin GPIO per il banco 3A nel pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supportano lo standard I/O differenziale single-ended a 1.2 V, 1.5 V e 1.8 V. Gli standard I/O mini-LVDS, RSDS e LVDS sono supportati solo nei pin di clock dedicati, solo a scopo di clock di riferimento. Il pin e la sua funzione possono essere migrati sul pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Se il banco 3A nel pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 viene utilizzato per EMIF o LVDS SERDES in GPIO, non è possibile migrare al pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400. Lasciare questi pin come NC. Per ulteriori informazioni, fare riferimento a Figura 3 a pagina 10.
	3B	I pin GPIO per il banco 3B supportano le stesse funzionalità tra il pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 e il pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Il design è completamente compatibile e migrabile.
	3C	Il banco 3C del pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supporta solo 3.0 V o 3.3 V. Pertanto, non si tratta di una migrazione diretta al pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 e viceversa. Lasciare il pin GPIO come NC quando non è migrabile dopo la migrazione del dispositivo. Considerare di posizionare un resistore da 0Ω per facilitare la disconnessione della connessione o la rimozione del componente di interfaccia. Per ulteriori informazioni, fare riferimento a Figura 3 a pagina 10 .
continua…

Spillo	Banco I/O	Linee guida per la progettazione della scheda
		Tuttavia, se è necessario mantenere il pin I/O nel progetto dopo la migrazione del dispositivo, è possibile progettarlo come da Figura 4 a pagina 10. Posizionare un traslatore di livello che possa spostare il livello allo stesso volumetage livello come richiesto dal pin GPIO. Implementando questo progetto, sarai in grado di migrare i voltage I/O al nuovo dispositivo di destinazione.
	3D	Il banco 3D del pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supporta solo 30 pin GPIO. Si prega di fare riferimento al Tabella 3 a pagina 5 per identificare i pin I/O migrabili se il progetto inizia con il pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Per i pin non migrabili, lasciare i pin come NC quando la progettazione inizia con il pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Per ulteriori informazioni, fare riferimento a Figura 3 a pagina 10. I pin GPIO per bank 3D nel pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supportano standard I/O single-ended e differenziali a 1.2 V, 1.5 V e 1.8 V. Gli standard I/O Mini-LVDS, RSDS e LVDS sono supportati solo come pin di clock dedicato esclusivamente allo scopo di clock di riferimento. Questi pin e le loro funzioni possono essere migrati direttamente o indirettamente sul pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Se il banco 3D nel pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 viene utilizzato per EMIF o LVDS SERDES in GPIO, non è migrabile al pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400. Lasciare questi pin come NC. Se è necessario migrare l'I/O single-ended non di riferimento dal pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 al pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 come pin compatibili con volume diversotage livello, puoi progettare il tabellone come mostrato in Figura 5 a pagina 10.

Figura 3. Pin GPIO per il banco 3A

Figura 4. Pin GPIO per la banca 3C

Figura 5. Pin GPIO per Bank 3D

Linee guida per la migrazione dei pin VREF
Questa tabella descrive le linee guida per la migrazione del progetto per i pin VREF.

Tabella 6. Linee guida per la progettazione della bacheca VREF

Spillo	Banco I/O	Linee guida per la progettazione della scheda
Perno VREF	3A	Il pin VREF è compatibile per la migrazione. Se i pin VREF non vengono utilizzati, collegarli al VCCIO nel banco in cui risiedono i pin o a GND.
	3B	Il pin VREF è compatibile per la migrazione. Se i pin VREF non vengono utilizzati, collegarli al VCCIO nel banco in cui risiedono i pin o a GND.
	3C	Il pin VREFB3CN0 sul package HF35 del dispositivo Intel Stratix 10 GX400 o SX400 deve essere sempre collegato a GND, non è migrabile sul package HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Se il pin VREF nel design della scheda originale utilizza il pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650, è necessario collegare il pin a GND durante la migrazione al pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400. È possibile progettare il tracciato della scheda con opzioni di resistori modificabili come mostrato in Figura 6 a pagina 11.
	3D	Il pin VCCIO3D per il pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 supporta solo 1.8 V. L'altro VCCIO voltagLivelli come 1.2 V e 1.5 V non sono supportati. La barra di alimentazione VREF deve seguire lo standard I/O utilizzato. Se i pin VREF non vengono utilizzati, collegarli al VCCIO nel banco in cui risiedono i pin o a GND.

Figura 6. Banco di pin VREF 3C

Linee guida per la migrazione dei pin RZQ
Questa tabella descrive le linee guida per la migrazione del progetto per il pin RZQ per i banchi 3[A, B, C, D].
Tabella 7. Linee guida per la progettazione della scheda pin RZQ

Spillo	Banco I/O	Linee guida per la progettazione della scheda
Perno RZQ	3A	Il pin RZQ per il banco 3C sul pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 deve essere sempre collegato a GND e non è migrabile sul pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650 o viceversa. Quando si utilizza OCT per i banchi 3A, 3B e 3C, collegare questi pin a GND tramite un resistore da 240 Ω o 100 Ω, a seconda dell'impedenza OCT desiderata. Per ulteriori informazioni sugli schemi OCT, fare riferimento al Guida dell'utente di Intel Stratix 10 General Purpose I/O.
	3B
	3C
	3D
continua…

Spillo	Banco I/O	Linee guida per la progettazione della scheda
		Quando non si utilizzano questi pin come ingresso dedicato per il resistore di precisione esterno o come pin I/O, lasciare questi pin scollegati come consigliato nella Linee guida per la connessione pin della famiglia di dispositivi Intel Stratix 10.

Figura 7. Pin RZQ per i banchi 3[A, B, C, D]

Informazioni correlate

• Guida dell'utente di Intel Stratix 10 General Purpose I/O
• Linee guida per la connessione pin della famiglia di dispositivi Intel Stratix 10

Migrazione della progettazione del software Intel Quartus Prime

Questa sezione descrive la migrazione del design Intel Quartus Prime tra il pacchetto HF35 del dispositivo Intel Stratix 10 GX400 o SX400 e il pacchetto HF35 del dispositivo Intel Stratix 10 GX650 o SX650. Ciò è realizzabile attraverso i seguenti metodi:

• Metodo 1- Modificare l'OPN del dispositivo

In questo metodo, hai la flessibilità di modificare la posizione e le assegnazioni dei pin. Dalla finestra pop-up mostrata nella Figura 8 a pagina 13, selezionare il pulsante SÌ e il software Intel Quartus Prime assegnerà automaticamente le assegnazioni di posizione e garantirà la corretta migrazione. Se intendi mantenere le assegnazioni esistenti, seleziona il pulsante NO nella finestra pop-up e potrai eseguire le assegnazioni manualmente in seguito.

Figura 8. Rimozione delle assegnazioni di posizione

• Metodo 2: utilizzare l'interfaccia utente di migrazione

Se il progetto non è flessibile per le modifiche assegnate, l'utilizzo dell'interfaccia utente di migrazione aiuta a verificare la compatibilità dei dispositivi elencati. È possibile assegnare il miglior dispositivo elencato dall'Elenco dispositivi di migrazione compatibili nella finestra di dialogo Dispositivi di migrazione all'elenco Dispositivi di migrazione selezionati e compilare il progetto finché non si riesce a determinare quale dispositivo funziona meglio. Puoi anche accedere alla finestra Migrazione Pin dal Pin Planner. Se utilizzi questa GUI, puoi controllare la tabella di confronto con i risultati della migrazione tra i dispositivi scelti per la migrazione che in cambio faciliterà l'assegnazione delle posizioni. Nella nota applicativa ci concentreremo sull'utilizzo dell'interfaccia utente di migrazione e su come risolvere i problemi di incompatibilità tra i due dispositivi.

Migrazione tramite GUI di migrazione per dispositivi 1SG040HH2F3512VG-1SG065HH3F3512VG

I progetti utilizzati in questa nota applicativa sono progetti di base per affrontare i problemi di assegnazione. La Figura 9 a pagina 14 è un'istantanea del progetto con le assegnazioni dei pin.

Figura 9. Esample Design con assegnazioni di pin

1. Per avviare la migrazione del dispositivo (1SG040HH2F3512VG-1SG065HH3F3512VG), fare clic con il tasto destro sulla scheda del dispositivo nella finestra Navigatore progetto. Verrai indirizzato a una finestra pop-up come mostrato nella Figura 10 a pagina 14.
   Figura 10. Pagina Dispositivo
2. Invece di modificare direttamente il dispositivo (operazione che consentirà al software Intel Quartus Prime di migrare su un nuovo dispositivo rimuovendo tutte le assegnazioni di posizione), selezionare la scheda Dispositivi di migrazione situata in basso a destra nella Figura 10 a pagina 14. Quando si seleziona il Nella scheda Dispositivi di migrazione, verrà visualizzata una finestra come mostrato nella Figura 11 a pagina 15.
   Figura 11. Dispositivi di migrazione
3. Nella finestra di dialogo Dispositivi di migrazione, fare clic su >, >>, < e << per spostare i dispositivi di migrazione tra l'elenco Dispositivi di migrazione compatibili e l'elenco Dispositivi di migrazione selezionati. Un nome di dispositivo nell'elenco Dispositivi di migrazione selezionati seguito dal testo (dispositivo corrente) indica che il dispositivo è attualmente specificato nell'elenco Dispositivi disponibili nella finestra di dialogo Dispositivo. I dispositivi compatibili sono elencati nell'elenco Dispositivi di migrazione compatibili come parzialmente o completamente. Nota: l'elenco dei dispositivi parzialmente migrabili verrà visualizzato nella versione del software Intel Quartus Prime 20.2 e successive. Se si desidera che il software Intel Quartus Prime visualizzi tutti i dispositivi di migrazione compatibili nell'elenco dei dispositivi di migrazione compatibili indipendentemente dal grado di velocità del dispositivo di migrazione, attivare l'opzione Mostra tutti i gradi di velocità. Se si desidera che il software Intel Quartus Prime visualizzi solo i dispositivi di migrazione compatibili che hanno lo stesso grado di velocità del dispositivo di destinazione nell'elenco dei dispositivi di migrazione compatibili, disattivare l'opzione Mostra tutti i gradi di velocità.
4. Dopo aver scelto il dispositivo per la migrazione (1SG065HH3F3512VG), fare clic su OK e quindi è possibile verificare l'assegnazione nel file .qsf file pure. Se non specifichi almeno un dispositivo di migrazione nella finestra di dialogo Dispositivi di migrazione, nel campo verranno visualizzati 0 dispositivi di migrazione selezionati.
   Figura 12. Imposta assegnazione globale
5. Dopo aver specificato il dispositivo da utilizzare come dispositivo di migrazione, compilare il progetto. Tuttavia, la migrazione del dispositivo potrebbe causare ulteriori vincoli. La compilazione potrebbe non riuscire a causa dei vincoli aggiuntivi e viene visualizzato il messaggio di errore come mostrato nella Figura 13 a pagina 16. Gli errori vengono visualizzati perché i dispositivi sono parzialmente migrabili. Questi errori richiedono di controllare l'assegnazione dei pin nel Pin Planner come mostrato nella Figura 14 a pagina 16.
   Figura 13. Messaggio di errore
   Figura 14. Pin Planner
6. Per i pin I/O non migrabili, lasciarli come NC. È possibile impostare i pin I/O inutilizzati come ingresso a tre stati nel software Intel Quartus Prime. Andare al Dispositivo dalla finestra Navigatore progetto e fare clic su Opzioni dispositivi e pin come mostrato nella Figura 15 a pagina 16. Nella finestra Opzioni dispositivo e pin, nell'elenco a discesa Riserva tutti i pin non utilizzati, selezionare Come tri- dichiarato.
   Figura 15. Pagina Dispositivi
   Figura 16. Dispositivi e opzioni pin
7. Rimuovere l'assegnazione della posizione dei pin non migrabili come mostrato nella Figura 17 a pagina 17 e compilare il progetto.
   Figura 17. Assegnazione della posizione
   Figura 18. Compilazione del progetto
8. In alternativa, se hai la flessibilità di modificare i pin non migrabili e i relativi standard I/O, puoi passare alla migrazione dei pin View finestra e verificare la compatibilità dei pin e assegnare i pin di conseguenza.
9. La migrazione dei pin View La finestra fornisce informazioni sull'idoneità dei pin per la migrazione del dispositivo. È possibile aprire questa finestra nel Pin Planner facendo clic su View>Migrazione dei pin View finestra. Seleziona un segnaposto in questo view per visualizzare le seguenti informazioni sulla migrazione dei pin:
   • Numero PIN
   • Dispositivi di migrazione
   • Cercatore di spilli
   • Risultato della migrazione
   • Mostra solo i pin evidenziati
   • Mostra le differenze di migrazione
   • Esportare
   • Mostra comandi
     È possibile accedere a questi comandi facendo clic con il pulsante destro del mouse su Migrazione Pin View finestra nel Pin Planner. È possibile vedere la differenza e facilitare l'assegnazione dei pin come mostrato nella Figura 19 a pagina 18. È possibile esaminare il cercatore di pin per trovare i pin in base ai requisiti, come mostrato nella Figura 20 a pagina 19.
     Figura 19. Migrazione dei pin View
     Figura 20. Ricerca Pin
10. Modificare l'assegnazione dei pin come mostrato nella Figura 21 a pagina 19 nel Pin Planner e compilare il progetto. Osserverai una compilazione riuscita.

Figura 21. Assegnazioni dei pin

Migrazione tramite interfaccia utente di migrazione per dispositivi 1SX065HH3F3512LG-1SX040HH2F3512LG
L'exampLa progettazione del file utilizzata in questa migrazione è una progettazione di base per risolvere l'assegnazione e i problemi relativi agli standard I/O. La figura seguente mostra l'istantanea del progetto con le assegnazioni dei pin.

Figura 22. Esample Design con assegnazioni di pin

1. Per avviare la migrazione tra i dispositivi 1SX065HH3F3512LG-1SX040HH2F3512LG, fare clic con il tasto destro su Dispositivo nella finestra di navigazione del progetto. Verrà visualizzata la finestra Dispositivi di migrazione.
   Figura 23. Dispositivi di migrazione
2. Dopo aver scelto il dispositivo per la migrazione (1SX040HH2F3512LG), fare clic su OK e quindi è possibile verificare l'assegnazione nel file .qsf file. Se non si specifica almeno un dispositivo di migrazione nella finestra di dialogo Dispositivi di migrazione, nel campo viene visualizzato 0 Dispositivi di migrazione selezionati.
   Figura 24. Imposta assegnazione globale
3. Dopo aver specificato il dispositivo da migrare, seguire il passaggio menzionato in precedenza e rendere l'I/O non migrabile come tri-stato, quindi compilare il progetto.
   Figura 25. Messaggio di errore
4. Il report di compilazione mostra gli errori relativi alla posizione delle assegnazioni dei pin. Passare al Pin Planner e rimuovere l'assegnazione della posizione di tali pin per renderli inutilizzati e poterli dichiarare in tre.
   Figura 26. Assegnazioni dei pin
5. Dopo aver rimosso gli incarichi, compila il disegno. Potresti riscontrare più errori di compilazione che ti indirizzano verso lo standard I/O di non compatibilità nei banchi 3A e 3D.
   Figura 27. Errore di compilazione
6. Dopo aver rimosso le assegnazioni che mostrano incompatibilità come mostrato nella Figura 28 a pagina 22, compilando nuovamente il progetto si otterrà una compilazione riuscita.
   Nota: è possibile rimuovere la struttura logica inutilizzata e disconnettere i pin dal software Intel Quartus Prime. Se non si rimuovono questi pin inutilizzabili dal progetto Intel Quartus Prime, il software adatterà automaticamente una posizione per questi pin con il progetto collegato.
   Figura 28. Assegnazioni dei pin
   Figura 29. Compilazione del progetto
7. In alternativa, se hai la flessibilità di modificare i pin non migrabili e il loro standard I/O, puoi controllare la migrazione dei pin View finestra per ottenere informazioni sull'idoneità dei pin per la migrazione del dispositivo. È possibile modificare i pin di conseguenza per una compilazione riuscita.

Cronologia delle revisioni del documento per AN921: Linee guida per la migrazione dei dispositivi per il pacchetto Intel Stratix 10 HF35

Versione del documento	Cambiamenti
2020.09.11	Versione iniziale.

Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue filiali. Intel garantisce le prestazioni dei propri prodotti FPGA e semiconduttori secondo le specifiche attuali in conformità con la garanzia standard Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini di prodotti o servizi. Altri nomi e marchi potrebbero essere rivendicati come proprietà di altri. AN 921: Linee guida per la migrazione dei dispositivi per il pacchetto Intel® Stratix® 10 HF35

Documenti / Risorse

Linee guida per la migrazione dei dispositivi Intel AN 921 per il pacchetto Stratix 10 HF35 [pdf] Guida utente AN 921 Linee guida sulla migrazione dei dispositivi per il pacchetto Stratix 10 HF35, AN 921, Linee guida sulla migrazione dei dispositivi per il pacchetto Stratix 10 HF35, Linee guida per il pacchetto Stratix 10 HF35, Pacchetto Stratix 10 HF35, Pacchetto HF35

Riferimenti

• Manuale d'uso