IP FPGA Intel eSRAM
Informazioni sul prodotto
Il prodotto è Intel FPGA IP, compatibile con il software Intel Quartus Prime Design Suite. L'IP ha diverse versioni che corrispondono alle versioni del software fino alla v19.1. A partire dalla versione software 19.2, viene introdotto un nuovo schema di versione per l'IP Intel FPGA.
Le versioni IP sono le seguenti:
| Versione | Data | Versione Intel Quartus Prime | Descrizione | Impatto |
|---|---|---|---|---|
| versione 20.1.0 | 2022.09.26 | 22.3 | Connessione del componente di sistema IP Intel AgilexTM eSRAM abilitata supporto nello strumento Platform Designer. |
Certificato ISO 9001: 2015 |
| versione 20.0.0 | 2021.10.04 | 21.3 | Aggiornato ch{0-7}_ecc_dec_eccmode e ch{0-7}_ecc_enc_eccmode parametri su ECC_DISABLED per le porte non utilizzate. |
L'aggiornamento dell'IP è necessario per ottenere la compilazione del passaggio di progettazione con il software Intel Quartus Prime Pro Edition versione 21.3. |
| versione 19.2.1 | 2021.06.29 | 21.2 | Risolta la violazione della sospensione aggiungendo (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) all'eSRAM Intel Agilex FPGA Proprietà intellettuale. |
La modifica è facoltativa. È necessario un aggiornamento IP se il tuo IP non può soddisfare le specifiche delle prestazioni massime a causa di una sospensione violazione. |
| versione 19.2.0 | 2020.12.14 | 19.4 | Rimosso il codificatore e il decodificatore ECC dinamico - bypass caratteristica. |
N / A |
| versione 19.1.1 | 2019.07.01 | 19.2 | Versione iniziale per dispositivi Intel Agilex. | N / A |
Se una nota di rilascio non è disponibile per una versione IP specifica, significa che non sono presenti modifiche in quella versione.
Nota: Il numero della versione IP di Intel FPGA (XYZ) può cambiare con ciascuna versione del software Intel Quartus Prime.
Istruzioni per l'uso del prodotto
Per utilizzare l'IP Intel FPGA, attenersi alla seguente procedura:
- Assicurati di avere il software Intel Quartus Prime Design Suite compatibile installato sul tuo sistema.
- Scarica la versione IP Intel FPGA corrispondente alla versione del tuo software.
- Estrarre l'IP scaricato files in una posizione adatta sul tuo computer.
- Apri il software Intel Quartus Prime e crea un nuovo progetto o apri un progetto esistente.
- Nelle impostazioni del progetto o nel catalogo IP, individua e aggiungi l'IP Intel FPGA al tuo progetto.
- Configura i parametri IP in base alle tue esigenze.
- Collega l'IP ad altri componenti o moduli nel tuo progetto utilizzando lo strumento Platform Designer.
- Assicurarsi che vengano eseguiti tutti gli aggiornamenti IP necessari se specificato nelle informazioni sul prodotto.
- Compila e verifica il tuo progetto utilizzando il software Intel Quartus Prime.
- Procedere con i passaggi successivi in base ai requisiti di progettazione e agli obiettivi del progetto.
eSRAM Intel® Agilex™ FPGA IP
Note di rilascio
Se una nota di rilascio non è disponibile per una specifica versione IP, l'IP non ha modifiche in quella versione. Per informazioni sulle versioni di aggiornamento IP fino alla v18.1, fare riferimento alle note di rilascio dell'aggiornamento di Intel® Quartus® Prime Design Suite.
Le versioni Intel FPGA IP corrispondono alle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 del software Intel Quartus Prime Design Suite, Intel FPGA IP ha un nuovo schema di controllo delle versioni.
Il numero della versione IP di Intel FPGA (XYZ) può cambiare con ciascuna versione del software Intel Quartus Prime.
- X indica una revisione importante dell'IP. Se aggiorni il software Intel Quartus Prime, devi rigenerare l'IP.
- Y indica che l'IP include nuove funzionalità. Rigenera il tuo IP per includere queste nuove funzionalità.
- Z indica che l'IP include modifiche minori. Rigenera il tuo IP per includere queste modifiche.
Informazioni correlate
- Note sulla versione dell'aggiornamento di Intel Quartus Prime Design Suite
- Guida per l'utente della memoria incorporata Intel Agilex™
- Errata per l'IP FPGA Intel Agilex™ eSRAM nella Knowledge Base
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tabella 1. v20.1.0 2022.09.26
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.3 | Abilitato il supporto per la connessione dei componenti del sistema IP Intel Agilex™ eSRAM nello strumento Platform Designer. | L'aggiornamento IP è facoltativo nella versione 22.3 del software Intel Quartus Prime Pro Edition.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tabella 2. v20.0.0 2021.10.04
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 21.3 | Aggiornati i parametri ch{0-7}_ecc_dec_eccmode e ch{0-7}_ecc_enc_eccmode a ECC_DISABLED per le porte non utilizzate. | L'aggiornamento IP è necessario per ottenere la compilazione del passaggio di progettazione con il software Intel Quartus Prime Pro Edition versione 21.3. |
Tabella 3. v19.2.1 2021.06.29
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 21.2 | Risolta la violazione del blocco aggiungendo (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) all'IP eSRAM Intel Agilex FPGA. | La modifica è facoltativa. Ti viene richiesto di eseguire un aggiornamento IP se il tuo IP non è in grado di soddisfare le specifiche di prestazioni massime a causa di una violazione della sospensione. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tabella 4. v19.2.0 2020.12.14
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 19.4 | Rimosso il codificatore ECC dinamico e la funzione di bypass del decodificatore. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tabella 5. v19.1.1 2019.07.01
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 19.2 | Versione iniziale per dispositivi Intel Agilex. | — |
Note sulla versione IP FPGA Intel eSRAM (dispositivi Intel Stratix® 10)
Se una nota di rilascio non è disponibile per una specifica versione IP, l'IP non ha modifiche in quella versione. Per informazioni sulle versioni di aggiornamento IP fino alla v18.1, fare riferimento alle Note di rilascio dell'aggiornamento di Intel Quartus Prime Design Suite.
Le versioni Intel FPGA IP corrispondono alle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 del software Intel Quartus Prime Design Suite, Intel FPGA IP ha un nuovo schema di controllo delle versioni.
Il numero di versione Intel FPGA IP (XYZ) può cambiare con ciascuna versione del software Intel Quartus Prime. Un cambiamento in:
- X indica una revisione importante dell'IP. Se aggiorni il software Intel Quartus Prime, devi rigenerare l'IP.
- Y indica che l'IP include nuove funzionalità. Rigenera il tuo IP per includere queste nuove funzionalità.
- Z indica che l'IP include modifiche minori. Rigenera il tuo IP per includere queste modifiche.
Informazioni correlate
- Note sulla versione dell'aggiornamento di Intel Quartus Prime Design Suite
- Guida per l'utente della memoria incorporata Intel Stratix® 10
- Errata per l'IP eSRAM Intel FPGA nella Knowledge Base
IP FPGA Intel eSRAM v19.2.0
Tabella 6. v19.2.0 2022.09.26
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.3 | Abilitato il supporto per la connessione dei componenti di sistema Intel Stratix® 10 eSRAM IP nello strumento Platform Designer. | L'aggiornamento IP è facoltativo nella versione 22.3 del software Intel Quartus Prime Pro Edition.
|
IP FPGA Intel eSRAM v19.1.5
Tabella 7. v19.1.5 2020.10.12
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 20.3 | Aggiornata la descrizione di Abilita la modalità di risparmio energetico nell'editor dei parametri IP eSRAM Intel FPGA. | — |
IP FPGA Intel eSRAM v19.1.4
Tabella 8. v19.1.4 2020.08.03
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 20.2 | Rinominato il PLL I/O filenome per rinunciare al messaggio di avviso da IOPLL file.
Se le due eSRAM hanno gli stessi parametri PLL (frequenza di clock di riferimento PLL e frequenza di clock desiderata PLL), il messaggio di avviso può essere ignorato. Se le due eSRAM hanno parametri PLL diversi, dopo la compilazione verranno impostate sulle stesse frequenze PLL prese da uno dei parametri IP Intel FPGA dell'eSRAM. Fare riferimento al Rapporto Quartus Fitter ➤ Piano Stage ➤ Riepilogo utilizzo PLL per osservare le frequenze IOPLL eSRAM implementate. L'aggiornamento IP è necessario quando il parametro PLL per entrambe le eSRAM è diverso. |
— |
IP FPGA Intel eSRAM v19.1.3
Tabella 9. v19.1.3 2019.10.11
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 19.3 | Aggiornata la descrizione di Frequenza di clock di riferimento PLL nell'editor dei parametri IP eSRAM Intel FPGA. | — |
IP FPGA Intel eSRAM v18.1
Tabella 10. v18.1 2018.10.03
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 18.1 | Rimosso il registro HIPI per iopll_lock2core_reg. | Puoi aggiornare il tuo core IP. |
IP FPGA Intel eSRAM v18.0
Tabella 11. v18.0 maggio 2018
| Descrizione | Impatto |
| Core IP eSRAM nativo rinominato in eSRAM Intel FPGA IP secondo il rebranding di Intel. | — |
Aggiunto un nuovo segnale di interfaccia:
Stato di blocco IOPLL eSRAM. |
— |
Informazioni correlate
- Introduzione ai core IP FPGA Intel
- Guida per l'utente della memoria incorporata Intel Stratix 10
- Errata per altri core IP nella Knowledge Base
IP Core eSRAM nativo v17.1
Tabella 12. v17.1 novembre 2017
| Descrizione | Impatto |
| Versione iniziale. Questo core IP è disponibile solo nei dispositivi Intel Stratix 10. | — |
Informazioni correlate
- Introduzione ai core IP FPGA Intel
- Guida per l'utente della memoria incorporata Intel Stratix 10
- Errata per altri core IP nella Knowledge Base
Archivi della Guida per l'utente della memoria incorporata Intel Stratix 10
Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento alla Guida per l'utente della memoria incorporata Intel® Stratix® 10. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
eSRAM Intel® FPGA IP Note sulla versione
Documenti / Risorse
 |
Intel eSRAM Intel FPGA IP [pdf] Guida utente eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
