Intel Nios V Processore FPGA IP Guida per l'utente

X indica una revisione importante dell'IP. Se aggiorni il software Intel Quartus Prime, devi rigenerare l'IP.
Y indica che l'IP include nuove funzionalità. Rigenera il tuo IP per includere queste nuove funzionalità.

Z indica che l'IP include modifiche minori. Rigenera il tuo IP per includere queste modifiche.

Informazioni correlate

Manuale di riferimento del processore Nios V
Fornisce informazioni sui benchmark delle prestazioni del processore Nios V, sull'architettura del processore, sul modello di programmazione e sull'implementazione di base (Guida dell'utente di Intel Quartus Prime Pro Edition).
Note sulla versione di Nios II e Embedded IP

Manuale di progettazione del processore integrato Nios V
Descrive come utilizzare in modo più efficace gli strumenti, consiglia stili di progettazione e pratiche per lo sviluppo, il debug e l'ottimizzazione di sistemi integrati utilizzando il processore Nios® V e gli strumenti forniti da Intel (Intel Quartus Prime Pro Edition User Guide).
Manuale per sviluppatori di software per processori Nios® V
Descrive l'ambiente di sviluppo del software del processore Nios® V, gli strumenti disponibili e il processo per creare il software da eseguire sul processore Nios® V (Guida dell'utente Intel Quartus Prime Pro Edition).

Processore Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition) Note sulla versione

Processore Nios® V/m Intel FPGA IP v22.4.0

Tabella 1. v22.4.0 2022.12.19

Versione Intel Quartus Prime	Descrizione	Impatto
22.4	Migrazione del processore Nios® V example progetta all'Intel FPGA Design Store. Abilitato Zephyr RTOS nel processore Nios V/m.	–

Processore Nios V/m Intel FPGA IP v22.3.0

Tabella 2. v22.3.0 2022.09.26

Versione Intel Quartus Prime	Descrizione	Impatto
22.3	Logica di prelettura migliorata. Aggiornati i seguenti numeri di prestazioni e benchmark: — FMAX - La zona — Drystone — Marchio centrale Rimuove i parametri dell'offset dell'eccezione e dell'agente dell'eccezione da _hw. tcl. Nota: Ha influenzato solo la generazione BSP. Nessun impatto su RTL o circuito. Ripristino del debug modificato: — Aggiunta la porta ndm_reset_in — Rinominato dbg_reset in dbg_reset_out.	–

Processore Nios V/m Intel FPGA IP v21.3.0

Tabella 3. v21.3.0 2022.06.21

Versione Intel Quartus Prime	Descrizione	Impatto
22.2	Aggiunta un'interfaccia di richiesta di ripristino Rimossi i segnali inutilizzati che causavano un'interfaccia latch Risolto problema di ripristino del debug: — Aggiornato il routing di ndmreset per impedire il ripristino del modulo di debug.	–

Processore Nios V/m Intel FPGA IP v21.2.0

Tabella 4. v21.2.0 2022.04.04

Versione Intel Quartus Prime	Descrizione	Impatto
22.1	Aggiunto nuovo design esample nell'editor dei parametri core IP FPGA Intel del processore Nios V/m: — UC/TCP-IP IPerf Exampil design — Server socket semplice UC/TCP-IP esampil design	–
22.1	Correzione bug: — Risoluzione dei problemi che causavano accessi inaffidabili ai CSR MARCHID, MIMPID e MVENDORID. — Funzionalità di ripristino abilitata dal modulo di debug per consentire il ripristino del core tramite un debugger. — Abilitato il supporto per il trigger. Il core del processore Nios V supporta 1 trigger. — Risolti gli avvisi di sintesi segnalati e i problemi di lanugine. — Risolto un problema della ROM di debug che causava un danneggiamento nel vettore di ritorno. — Risolto un problema che impediva l'accesso a GPR 31 dal modulo di debug.	–

Processore Nios V/m Intel FPGA IP v21.1.1

Tabella 5. v21.1.1 2021.12.13

Versione Intel Quartus Prime	Descrizione	Impatto
21.4	Correzione bug: — Registri di trigger accessibili ma i trigger non erano supportati problema risolto.	Eccezione di istruzione illegale richiesta durante l'accesso ai registri trigger.
21.4	Aggiunto nuovo Design Example nell'editor dei parametri core IP FPGA del processore Nios V/m Intel. — Bootloader GSFI esampil design — Bootloader SDM esampil design	–

Processore Nios V/m Intel FPGA IP v21.1.0

Tabella 6. v21.1.0 2021.10.04

Versione Intel Quartus Prime	Descrizione	Impatto
21.3	Versione iniziale	–

Processore Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition) Note sulla versione

Processore Nios V/m Intel FPGA IP v1.0.0

Tabella 7. v1.0.0 2022.10.31

Versione Intel Quartus Prime	Descrizione	Impatto
22.1°	Versione iniziale.	–

Archivi

Edizione Intel Quartus Prime Pro

Archivi del manuale di riferimento del processore Nios V

Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Riferimento del processore Nios® V Manuale. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.

Archivi del manuale di progettazione del processore integrato Nios V

Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Manuale di progettazione del processore integrato Nios® V. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.

Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.

Archivi del manuale per sviluppatori di software per processori Nios V

Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Manuale per sviluppatori di software per processori Nios® V. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.

Edizione standard Intel Quartus Prime

Fare riferimento alle seguenti guide per l'utente per informazioni sul processore Nios V per Intel Quartus Prime Standard Edition.

Informazioni correlate

Manuale di progettazione del processore integrato Nios® V
Descrive come utilizzare in modo più efficace gli strumenti, consiglia stili di progettazione e pratiche per lo sviluppo, il debug e l'ottimizzazione di sistemi integrati utilizzando il processore Nios® V e gli strumenti forniti da Intel (Intel Quartus Prime Standard Edition User Guide).

Manuale di riferimento del processore Nios® V
Fornisce informazioni sui benchmark delle prestazioni del processore Nios V, sull'architettura del processore, sul modello di programmazione e sull'implementazione di base (Intel Quartus Prime Standard Edition User Guide).
Manuale per sviluppatori di software per processori Nios® V
Descrive l'ambiente di sviluppo del software del processore Nios® V, gli strumenti disponibili e il processo per creare il software da eseguire sul processore Nios® V (Intel Quartus Prime Standard Edition User Guide).

Società Intel. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche correnti in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di informazioni, prodotti o servizi qui descritti, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.
*Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.

Versione online
Invia feedback