Processore Nios V Software Intel FPGA IP
Processore Nios® V Intel® FPGA IP Note sulla versione
Il numero di versione IP Intel® FPGA (XYZ) può cambiare con ciascuna versione del software Intel Quartus® Prime. Un cambiamento in:
- X indica una revisione importante dell'IP. Se aggiorni il software Intel Quartus Prime, devi rigenerare l'IP.
- Y indica che l'IP include nuove funzionalità. Rigenera il tuo IP per includere queste nuove funzionalità.
- Z indica che l'IP include modifiche minori. Rigenera il tuo IP per includere queste modifiche.
Informazioni correlate
- Manuale di riferimento del processore Nios V
Fornisce informazioni sui benchmark delle prestazioni del processore Nios V, sull'architettura del processore, sul modello di programmazione e sull'implementazione di base (Guida dell'utente di Intel Quartus Prime Pro Edition).
- Note sulla versione di Nios II e Embedded IP
- Manuale di progettazione del processore integrato Nios V
Descrive come utilizzare in modo più efficace gli strumenti, consiglia stili di progettazione e pratiche per lo sviluppo, il debug e l'ottimizzazione di sistemi integrati utilizzando il processore Nios® V e gli strumenti forniti da Intel (Intel Quartus Prime Pro Edition User Guide). - Manuale per sviluppatori di software per processori Nios® V
Descrive l'ambiente di sviluppo del software del processore Nios® V, gli strumenti disponibili e il processo per creare il software da eseguire sul processore Nios® V (Guida dell'utente Intel Quartus Prime Pro Edition).
Processore Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition) Note sulla versione
Processore Nios® V/m Intel FPGA IP v22.3.0
Tabella 1. v22.3.0 2022.09.26
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.3 | • Logica di prelettura migliorata. Aggiornati i seguenti numeri di prestazioni e benchmark:
— FMAX - La zona — Drystone — CoreMark • Rimuovere i parametri exceptionOffset e exceptionAgent da _hw.tcl. Nota: Ha influenzato solo la generazione BSP. Nessun impatto su RTL o circuito. • Ripristino debug modificato: — Aggiunta la porta ndm_reset_in — Rinominato dbg_reset in dbg_reset_out. |
– |
Processore Nios® V/m Intel FPGA IP v21.3.0
Tabella 2.v21.3.0 2022.06.21
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.2 | • Aggiunta un'interfaccia di richiesta di ripristino
• Rimossi i segnali inutilizzati che causavano un'interfaccia latch • Risolto il problema di reimpostazione del debug: — Aggiornato il routing di ndmreset per impedire il ripristino del modulo di debug. |
– |
Processore Nios® V/m Intel FPGA IP v21.2.0
Tabella 3. v21.2.0 2022.04.04
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.1 | • Aggiunto nuovo design esample nell'editor dei parametri core Intel FPGA IP del processore Nios® V/m:
— uC/TCP-IP IPerf esampil design — Server socket semplice uC/TCP-IP esampil design |
– |
| • Risoluzione del problema:
— Risoluzione dei problemi che causavano accessi inaffidabili ai CSR MARCHID, MIMPID e MVENDORID. — Funzionalità di ripristino abilitata dal modulo di debug per consentire il ripristino del core tramite un debugger. — Abilitato il supporto per il trigger. Il core del processore Nios V supporta 1 trigger. — Risolti gli avvisi di sintesi segnalati e i problemi di lanugine. — Risolto un problema della ROM di debug che causava un danneggiamento nel vettore di ritorno. — Risolto un problema che impediva l'accesso a GPR 31 dal modulo di debug. |
– |
Processore Nios V/m Intel FPGA IP v21.1.1
Tabella 4. v21.1.1 2021.12.13
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 21.4 | • Risoluzione del problema:
— Registri di trigger accessibili ma i trigger non erano supportati problema risolto. |
Eccezione di istruzione illegale richiesta durante l'accesso ai registri trigger. |
| • Aggiunto nuovo Design Example nell'editor dei parametri core IP FPGA del processore Nios V/m Intel.
— Bootloader GSFI esampil design — Bootloader SDM esampil design |
– |
Processore Nios V/m Intel FPGA IP v21.1.0
Tabella 5.v21.1.0 2021.10.04
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 21.3 | Versione iniziale | – |
Processore Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition) Note sulla versione
Processore Nios V/m Intel FPGA IP v1.0.0
Tabella 6. v1.0.0 2022.10.31
| Versione Intel Quartus Prime | Descrizione | Impatto |
| 22.1° | Versione iniziale. | – |
Archivi
Edizione Intel Quartus Prime Pro
Archivi del manuale di riferimento del processore Nios V
Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento al Manuale di riferimento del processore Nios® V. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.
Archivi del manuale di progettazione del processore integrato Nios V
Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Nios® V Embedded Processor Design Handbook. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.
Archivi del manuale per sviluppatori di software per processori Nios V
Per le versioni più recenti e precedenti di questa guida per l'utente, fare riferimento a Nios® V Processor Software Developer Handbook. Se una versione dell'IP o del software non è elencata, si applica la guida per l'utente dell'IP o della versione del software precedente.
Le versioni IP sono le stesse delle versioni del software Intel Quartus Prime Design Suite fino alla v19.1. A partire dalla versione 19.2 o successiva del software Intel Quartus Prime Design Suite, i core IP hanno un nuovo schema di controllo delle versioni IP.
Edizione standard Intel Quartus Prime
Fare riferimento alle seguenti guide per l'utente per informazioni sul processore Nios V per Intel Quartus Prime Standard Edition.
Informazioni correlate
- Nios® V Embedded Processor Design Handbook Descrive come utilizzare in modo più efficace gli strumenti, consiglia stili di progettazione e pratiche per lo sviluppo, il debug e l'ottimizzazione di sistemi embedded utilizzando il processore Nios® V e gli strumenti forniti da Intel (Intel Quartus Prime Standard Edition User Guide ).
Manuale di riferimento del processore Nios® V
- Fornisce informazioni sui benchmark delle prestazioni del processore Nios V, sull'architettura del processore, sul modello di programmazione e sull'implementazione di base (Intel Quartus Prime Standard Edition User Guide).
Manuale per sviluppatori di software per processori Nios® V
- Descrive l'ambiente di sviluppo del software del processore Nios® V, gli strumenti disponibili e il processo per creare il software da eseguire sul processore Nios® V (Intel Quartus Prime Standard Edition User Guide).
Processore Nios® V Intel® FPGA IP Note sulla versione 8
Documenti / Risorse
 |
Processore Intel Nios V Software Intel FPGA IP [pdf] Guida utente Processore Nios V Software IP FPGA Intel, Software IP FPGA processore Intel, Software IP FPGA, Software IP, Software |
 |
Processore Intel Nios V Intel FPGA IP [pdf] Guida utente Processore Nios V Intel FPGA IP, Processore Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
